·360度全角鏡頭圓形圖像自動展開成全景圖像
上傳時間： 2013-07-17
上傳用戶：caiiicc
·用MATLAB曲線擬合工具箱計算藥物溶出度Weibull分布參數
上傳時間： 2013-05-24
上傳用戶：qulele
EAGLE是一款多媒體處理器。EAGLE集成了帶有DSP特性的32位EISC CPU處理器、H.264解碼器、JPEG解碼器、2D圖像引擎、聲音混音器、具有OSD功能的CRT控制器、視頻編碼器、視頻解碼接口模塊、USB主/從和通用I/O外設接口。視頻芯片和聲音芯片的集成使得基于EAGLE的系統開發成本、時間、復雜度都大大縮減，系統的開發僅僅需要增加存儲器和I/O設備例如LCD panel，flash等等就可完成，幫助系統設計師降低設計難度和減少設計時間。
上傳時間： 2013-06-27
上傳用戶：星仔
用FPGA設計數字系統，2007年上海FPGA研修班王巍老師講義
上傳時間： 2013-08-16
上傳用戶：duoshen1989
FPGA可促進嵌入式系統設計改善即時應用性能，臺灣人寫的，關于FPGA應用的技術文章
上傳時間： 2013-08-20
上傳用戶：liuwei6419
空間多媒體通信過程中存在的不可預測的分組數據丟失、亂序，可變的鏈路傳輸及處理時延抖動以及收發端時鐘不同步與漂移等問題，這可能導致接收端在對音視頻數據進行顯示播放時產生音視頻不同步現象。為了解決此問題，提出了一種改進的基于時間戳的空間音視頻同步方法，該方法采用一種相對時間戳映射模型，結合接收端同步檢測和緩沖設計，能夠在無需全網時鐘和反饋通道的情況下，實現空間通信中的音視頻同步傳輸，并在接收端進行同步播放顯示。對該方法進行了仿真，結果表明了設計的可行性。同步前的均方根誤差SPD值平均在150 ms左右，最大能達到176.1 ms。文中方法能將SPD值控制在60 ms左右，不僅能實現音視頻同步傳輸，并且開銷很小，可應用在空間多媒體通信中。
標簽： 音視頻
上傳時間： 2013-11-21
上傳用戶：comer1123
凌力爾特公司的 LT®5575 直接轉換解調器實現了超卓線性度和噪聲性能的完美結合。
上傳時間： 2013-11-10
上傳用戶：mikesering
數字容性隔離器的應用環境通常包括一些大型電動馬達、發電機以及其他產生強電磁場的設備。暴露在這些磁場中，可引起潛在的數據損壞問題，因為電勢（EMF，即這些磁場形成的電壓）會干擾數據信號傳輸。由于存在這種潛在威脅，因此許多數字隔離器用戶都要求隔離器具備高磁場抗擾度 (MFI)。許多數字隔離器技術都聲稱具有高 MFI，但容性隔離器卻因其設計和內部結構擁有幾乎無窮大的MFI。本文將對其設計進行詳細的介紹。
上傳時間： 2013-10-26
上傳用戶：litianchu
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間： 2013-10-22
上傳用戶：pei5
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術語解釋(TERMS)......... 2 2. Test Point : ATE 測試點供工廠ICT 測試治具使用............ 2 3. 基準點 (光學點) -for SMD:........... 4 4. 標記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項 (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設計............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
上傳時間： 2013-12-20
上傳用戶：康郎
