欧美另类亚洲,日本精品久久电影,电影久久久久久

語(yǔ)音終端

Cadence后端教程

Cadence后端教程

標(biāo)簽： Cadence 后端教程

上傳時(shí)間： 2013-06-07

上傳用戶(hù)：eeworm
錄音,調(diào)音與音響技術(shù)

錄音,調(diào)音與音響技術(shù)

標(biāo)簽： 調(diào)音音響技術(shù)

上傳時(shí)間： 2013-06-21

上傳用戶(hù)：eeworm
LM317三端可調(diào)穩(wěn)壓器 PDF版

LM317三端可調(diào)穩(wěn)壓器 PDF版

標(biāo)簽： 317 LM 三端

上傳時(shí)間： 2013-06-04

上傳用戶(hù)：eeworm
錄音-調(diào)音與音響技術(shù)-368頁(yè)-6.3M.pdf

專(zhuān)輯類(lèi)-電子管及音響相關(guān)專(zhuān)輯-43冊(cè)-454M 錄音-調(diào)音與音響技術(shù)-368頁(yè)-6.3M.pdf

標(biāo)簽： 368 6.3 調(diào)音

上傳時(shí)間： 2013-04-24

上傳用戶(hù)：zhengjian
LM317三端可調(diào)穩(wěn)壓器-10頁(yè)-0.8M-PDF版.pdf

專(zhuān)輯類(lèi)-實(shí)用電子技術(shù)專(zhuān)輯-385冊(cè)-3.609G LM317三端可調(diào)穩(wěn)壓器-10頁(yè)-0.8M-PDF版.pdf

標(biāo)簽： M-PDF 317 0.8

上傳時(shí)間： 2013-08-01

上傳用戶(hù)：LIKE
電流型雙端反激式開(kāi)關(guān)電源的研究.rar

該文主要研究開(kāi)發(fā)了適用于電力有源濾波器、開(kāi)關(guān)磁阻電機(jī)調(diào)速系統(tǒng)等現(xiàn)代電力電子裝置的開(kāi)關(guān)穩(wěn)壓電源.該電源采用雙端反激式功率變換電路,降低了功率MOSFET截止期間的所承受電壓應(yīng)力,減小了管子的耐壓要求.該文首先詳細(xì)分析了多輸出電流型雙端反激式開(kāi)關(guān)電源的基本工作原理,并在此基礎(chǔ)上建立了一套系統(tǒng)的、準(zhǔn)確的穩(wěn)態(tài)數(shù)學(xué)模型及動(dòng)態(tài)小信號(hào)模型.根據(jù)所建立的數(shù)學(xué)模型,結(jié)合自動(dòng)控制原理,對(duì)閉環(huán)控制系統(tǒng)進(jìn)行了穩(wěn)定性分析研究,提出了穩(wěn)定運(yùn)行條件,給出了閉環(huán)系統(tǒng)的參數(shù)設(shè)計(jì).然后根據(jù)已建立的數(shù)學(xué)模型,利用MATLAB軟件仿真分析了系統(tǒng)的穩(wěn)定性,同時(shí)建立了PSPICE實(shí)時(shí)仿真電路模型,進(jìn)行了深入細(xì)致的計(jì)算機(jī)仿真研究,驗(yàn)證了理論設(shè)計(jì)的正確性、合理性.最后設(shè)計(jì)了一套38W、六路輸出的原理樣機(jī),給出了相關(guān)的實(shí)驗(yàn)波形和實(shí)驗(yàn)結(jié)果分析.

標(biāo)簽： 電流型雙端反激式開(kāi)關(guān)電源

上傳時(shí)間： 2013-06-25

上傳用戶(hù)：大三三
本質(zhì)安全型單端反激變換器的分析與設(shè)計(jì).rar

應(yīng)用于煤礦、石化等易燃易爆環(huán)境的電子設(shè)備必須滿(mǎn)足防爆的要求，本質(zhì)安全型是最佳的防爆形式。本質(zhì)安全型開(kāi)關(guān)電源具有重量輕、體積小、制造工藝簡(jiǎn)單、成本低、安全性能高等優(yōu)點(diǎn)，因而具有廣闊的發(fā)展前景。單端反激變換器是開(kāi)關(guān)變換器的一種基本的拓?fù)浣Y(jié)構(gòu)，在實(shí)際中應(yīng)用比較廣泛，因此對(duì)單端反激變換器進(jìn)行本質(zhì)安全特性分析是本質(zhì)安全開(kāi)關(guān)電源設(shè)計(jì)的重要基礎(chǔ)。本質(zhì)安全型開(kāi)關(guān)變換器的設(shè)計(jì)，主要是對(duì)變換器中的儲(chǔ)能元件進(jìn)行設(shè)計(jì)，即變換器中的電感和輸出濾波電容進(jìn)行設(shè)計(jì)。本文對(duì)變換器的靜態(tài)特性進(jìn)行了深入分析，指出反激變換器存在三種工作模式：CISM-CCM、IISM-CCM和DCM：得出了變換器工作在整個(gè)動(dòng)態(tài)范圍內(nèi)的最大輸出紋波電壓、最大電感電流和最大輸出短路釋放能量。對(duì)單端反激變換器的本質(zhì)安全特性進(jìn)行了分析，得出輸出本質(zhì)安全型單端反激變換器的非爆炸判斷方法，并通過(guò)安全火花試驗(yàn)裝置對(duì)變換器進(jìn)行爆炸性試驗(yàn)，驗(yàn)證了輸出本安判據(jù)的正確性。得出輸出本質(zhì)安全型單端反激變換器的設(shè)計(jì)方法，以同時(shí)滿(mǎn)足輸出紋波電壓和輸出本安要求作為約束條件，得到了本質(zhì)安全型單端反激變換器電感、電容參數(shù)的設(shè)計(jì)范圍。給出了具體實(shí)例，并進(jìn)行仿真和試驗(yàn)研究，仿真和實(shí)驗(yàn)結(jié)果驗(yàn)證了理論分析的正確性和設(shè)計(jì)方法的可行性。

標(biāo)簽： 本質(zhì)安全單端反激分

上傳時(shí)間： 2013-06-25

上傳用戶(hù)：水中浮云
基于嵌入式藍(lán)牙技術(shù)的無(wú)線音頻傳輸?shù)脑O(shè)計(jì)與實(shí)現(xiàn).rar

藍(lán)牙（Bluetooth）技術(shù)是近年來(lái)國(guó)外先進(jìn)國(guó)家研究發(fā)展最快的短程無(wú)線通信技術(shù)之一，能夠廣泛地應(yīng)用于工業(yè)短距離無(wú)線控制裝置、近距離移動(dòng)無(wú)線控制設(shè)備、機(jī)器人控制、辦公自動(dòng)化及多媒體娛樂(lè)設(shè)備等局部范圍內(nèi)無(wú)線數(shù)據(jù)傳輸?shù)念I(lǐng)域中。在我國(guó),由于對(duì)藍(lán)牙技術(shù)的研究還處于研究開(kāi)發(fā)的初級(jí)階段, 還沒(méi)有形成藍(lán)牙數(shù)據(jù)短距離無(wú)線通信的一套開(kāi)放性應(yīng)用標(biāo)準(zhǔn)。在無(wú)線音頻傳輸領(lǐng)域內(nèi)，傳統(tǒng)的基于模擬調(diào)制方式的無(wú)線音頻傳輸由于抗干擾能力較差，傳輸?shù)囊纛l質(zhì)量會(huì)受到較大的影響，而國(guó)內(nèi)市場(chǎng)上的藍(lán)牙音頻產(chǎn)品僅支持單聲道語(yǔ)音傳輸。所以，對(duì)基于藍(lán)牙技術(shù)的高品質(zhì)多通道音頻傳輸技術(shù)的研究將具有一定的技術(shù)創(chuàng)新性，在無(wú)線音頻傳輸領(lǐng)域也具有較為廣闊的市場(chǎng)前景。本文以嵌入式藍(lán)牙技術(shù)與音頻信號(hào)傳輸系統(tǒng)為研究開(kāi)發(fā)課題，參考國(guó)外藍(lán)牙技術(shù)協(xié)議標(biāo)準(zhǔn),利用功能模塊單元與嵌入式技術(shù),目標(biāo)是研制一種基于嵌入式開(kāi)發(fā)應(yīng)用的高品質(zhì)雙聲道藍(lán)牙無(wú)線音頻傳輸系統(tǒng)。本系統(tǒng)通過(guò)對(duì)雙聲道線性模擬音源的數(shù)字化MP3編解碼處理，結(jié)合基于嵌入式應(yīng)用的簡(jiǎn)化后的HCI層藍(lán)牙應(yīng)用協(xié)議，實(shí)現(xiàn)了藍(lán)牙信道帶寬內(nèi)的高品質(zhì)雙聲道音頻信號(hào)點(diǎn)對(duì)點(diǎn)的傳輸。在硬件設(shè)計(jì)上，系統(tǒng)采用了模塊化設(shè)計(jì)思想。發(fā)送端和接收端由音頻處理模塊、控制傳輸模塊和無(wú)線模塊三部分構(gòu)成。其中，音頻處理模塊以MAS3587音頻處理芯片為核心，負(fù)責(zé)音頻信號(hào)的AD采樣、MP3壓縮和解壓縮以及DA還原等工作；控制傳輸模塊以MSP430F169為核心，負(fù)責(zé)MP3數(shù)據(jù)幀的高速傳輸以及藍(lán)牙接口協(xié)議控制；無(wú)線模塊采用藍(lán)牙單芯片解決方案（集成藍(lán)牙射頻、基帶和鏈路管理等），負(fù)責(zé)MP3數(shù)據(jù)幀的射頻發(fā)送和接收。模塊與模塊之間采用工業(yè)標(biāo)準(zhǔn)接口方式連接。音頻處理模塊和控制傳輸模塊之間采用DMA方式的通用并口（PIO）；控制傳輸模塊與藍(lán)牙模塊之間采用DMA方式的通用異步串口（UART）。在軟件設(shè)計(jì)上，系統(tǒng)主要由藍(lán)牙協(xié)議解釋、傳輸控制和芯片驅(qū)動(dòng)三部分構(gòu)成。在藍(lán)牙協(xié)議解釋上，系統(tǒng)采用了基于HCI層的ACL數(shù)據(jù)包透明傳輸方式；在傳輸控制上，采用了基于通用并口（PIO）和異步串口（UART）的DMA方式高效率批量數(shù)據(jù)傳輸技術(shù)；芯片驅(qū)動(dòng)主要指對(duì)MAS3587的基本配置。對(duì)目標(biāo)系統(tǒng)的測(cè)試實(shí)驗(yàn)采用了目前流行的音頻測(cè)試虛擬儀器軟件Adobe Audition 1.5。實(shí)驗(yàn)項(xiàng)目包括掃頻測(cè)試、音樂(lè)測(cè)試、聽(tīng)覺(jué)測(cè)試、距離測(cè)試以及抗干擾測(cè)試等。實(shí)驗(yàn)結(jié)果表明，輸入音源在經(jīng)過(guò)MP3編碼、發(fā)射、接收及MP3解碼后，音頻質(zhì)量基本上沒(méi)受影響，實(shí)際雙聲道音質(zhì)接近于CD音質(zhì)，而無(wú)線傳輸?shù)目煽啃赃h(yuǎn)高于模擬無(wú)線音頻傳輸，幾乎沒(méi)有斷音與錯(cuò)音，充分體現(xiàn)了嵌入式藍(lán)牙無(wú)線技術(shù)的優(yōu)勢(shì)。

標(biāo)簽： 嵌入式傳輸藍(lán)牙技術(shù)

上傳時(shí)間： 2013-05-27

上傳用戶(hù)：稀世之寶039
FPGA中多標(biāo)準(zhǔn)可編程IO端口的設(shè)計(jì).rar

現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA，F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種，它的出現(xiàn)是隨著微電子技術(shù)的發(fā)展，設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來(lái)獨(dú)立承擔(dān)。系統(tǒng)設(shè)計(jì)師們更愿意自己設(shè)計(jì)專(zhuān)用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設(shè)計(jì)周期盡可能短，最好是在實(shí)驗(yàn)室里就能設(shè)計(jì)出合適的ASIC芯片，并且立即投入實(shí)際應(yīng)用之中。現(xiàn)在，F(xiàn)PGA已廣泛地運(yùn)用于通信領(lǐng)域、消費(fèi)類(lèi)電子和車(chē)用電子。本文中涉及的I/O端口模塊是FPGA中最主要的幾個(gè)大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號(hào)引入FPGA內(nèi)部進(jìn)行邏輯功能的實(shí)現(xiàn)并把結(jié)果輸出給外部電路，并且根據(jù)需要可以進(jìn)行配置來(lái)支持多種不同的接口標(biāo)準(zhǔn)。FPGA允許使用者通過(guò)不同編程來(lái)配置實(shí)現(xiàn)各種邏輯功能，在IO端口中它可以通過(guò)選擇配置方式來(lái)兼容不同信號(hào)標(biāo)準(zhǔn)的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標(biāo)準(zhǔn)的選擇、輸出驅(qū)動(dòng)能力的編程控制、擺率選擇、輸入延遲和維持時(shí)間控制等。本文是關(guān)于FPGA中多標(biāo)準(zhǔn)兼容可編程輸入輸出電路(Input/Output Block)的設(shè)計(jì)和實(shí)現(xiàn)，該課題是成都華微電子系統(tǒng)有限公司FPGA大項(xiàng)目中的一子項(xiàng)，目的為在更新的工藝水平上設(shè)計(jì)出能夠兼容單端標(biāo)準(zhǔn)的I/O電路模塊；同時(shí)針對(duì)以前設(shè)計(jì)的I/O模塊不支持雙端標(biāo)準(zhǔn)的缺點(diǎn)，要求新的電路模塊中擴(kuò)展出雙端標(biāo)準(zhǔn)的部分。文中以低壓雙端差分標(biāo)準(zhǔn)(LVDS)為代表構(gòu)建雙端標(biāo)準(zhǔn)收發(fā)轉(zhuǎn)換電路，與單端標(biāo)準(zhǔn)比較，LVDS具有很多優(yōu)點(diǎn)： (1)LVDS傳輸?shù)男盘?hào)擺幅小，從而功耗低，一般差分線上電流不超過(guò)4mA，負(fù)載阻抗為100Ω。這一特征使它適合做并行數(shù)據(jù)傳輸。 (2)LVDS信號(hào)擺幅小，從而使得該結(jié)構(gòu)可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號(hào)電壓可以從0V到2.4V變化，單端信號(hào)擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內(nèi)變化，也就是說(shuō)LVDS允許收發(fā)兩端地電勢(shì)有±1V的落差。本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開(kāi)發(fā)軟件ISE，設(shè)計(jì)完成了可以用于Virtex系列各低端型號(hào)FPGA的IOB結(jié)構(gòu)，它有靈活的可配置性和出色的適應(yīng)能力，能支持大量的I/O標(biāo)準(zhǔn)，其中包括單端標(biāo)準(zhǔn)，也包括雙端標(biāo)準(zhǔn)如LVDS等。它具有適應(yīng)性的優(yōu)點(diǎn)、可選的特性和考慮到被文件描述的硬件結(jié)構(gòu)特征，這些特點(diǎn)可以改進(jìn)和簡(jiǎn)化系統(tǒng)級(jí)的設(shè)計(jì)，為最終的產(chǎn)品設(shè)計(jì)和生產(chǎn)打下基礎(chǔ)。設(shè)計(jì)中對(duì)包括20種IO標(biāo)準(zhǔn)在內(nèi)的各電器參數(shù)按照用戶(hù)手冊(cè)描述進(jìn)行仿真驗(yàn)證，性能參數(shù)已達(dá)到預(yù)期標(biāo)準(zhǔn)。

標(biāo)簽： FPGA 標(biāo)準(zhǔn) 可編程

上傳時(shí)間： 2013-05-15

上傳用戶(hù)：shawvi
FPGA可配置端口電路的設(shè)計(jì).rar

可配置端口電路是FPGA芯片與外圍電路連接關(guān)鍵的樞紐，它有諸多功能：芯片與芯片在數(shù)據(jù)上的傳遞(包括對(duì)輸入信號(hào)的采集和輸出信號(hào)輸出)，電壓之間的轉(zhuǎn)換，對(duì)外圍芯片的驅(qū)動(dòng)，完成對(duì)芯片的測(cè)試功能以及對(duì)芯片電路保護(hù)等。本文采用了自頂向下和自下向上的設(shè)計(jì)方法，依據(jù)可配置端口電路能實(shí)現(xiàn)的功能和工作原理，運(yùn)用Cadence的設(shè)計(jì)軟件，結(jié)合華潤(rùn)上華0.5μm的工藝庫(kù)，設(shè)計(jì)了一款性能、時(shí)序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個(gè)方面的內(nèi)容： 1.基于端口電路信號(hào)寄存器的采集和輸出方式，本論文設(shè)計(jì)的端口電路可以通過(guò)配置將它設(shè)置成單沿或者雙沿的觸發(fā)方式[7]，并完成了Verilog XL和Hspiee的功能和時(shí)序仿真，且建立時(shí)間小于5ns和保持時(shí)間在0ns左右。和xilinx4006e[8]相比較滿(mǎn)足設(shè)計(jì)的要求。 2.基于TAP Controller的工作原理及它對(duì)16種狀態(tài)機(jī)轉(zhuǎn)換的控制，對(duì)16種狀態(tài)機(jī)的轉(zhuǎn)換完成了行為級(jí)描述和實(shí)現(xiàn)了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對(duì)觸發(fā)器級(jí)聯(lián)的構(gòu)架這一特點(diǎn)，設(shè)計(jì)了一款邊界掃描電路，并運(yùn)用Verilog XL和Hspiee對(duì)它進(jìn)行了功能和時(shí)序的仿真。達(dá)到對(duì)芯片電路測(cè)試設(shè)計(jì)的要求。 4.對(duì)于端口電路來(lái)講，有時(shí)需要將從CLB中的輸出數(shù)據(jù)實(shí)現(xiàn)異或、同或、與以及或的功能，為此本文采用二次函數(shù)輸出的電路結(jié)構(gòu)來(lái)實(shí)現(xiàn)以上的功能，并運(yùn)用Verilog XL和Hspiee對(duì)它進(jìn)行了功能和時(shí)序的仿真。滿(mǎn)足設(shè)計(jì)要求。 5.對(duì)于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據(jù)設(shè)置不同的上、下MOS管尺寸來(lái)調(diào)整電路的中點(diǎn)電壓，將端口電路設(shè)計(jì)成3.3V和5V兼容的電路，通過(guò)仿真性能上已完全達(dá)到這一要求。此外，在輸入端口處加上擴(kuò)散電阻R和電容C組成噪聲濾波電路，這個(gè)電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時(shí)不影響電路正常工作的范圍內(nèi)，具有三態(tài)控制和驅(qū)動(dòng)大負(fù)載的功能。通過(guò)對(duì)管子尺寸的大小設(shè)置和驅(qū)動(dòng)大小的仿真表明：在實(shí)現(xiàn)TTL高電平輸出時(shí)，最大的驅(qū)動(dòng)電流達(dá)到170mA，而對(duì)應(yīng)的xilinx4006e的TTL高電平最大驅(qū)動(dòng)電流為140mA[8]；同樣，在實(shí)現(xiàn)CMOS高電平最大驅(qū)動(dòng)電流達(dá)到200mA,而xilinx4006e的CMOS驅(qū)動(dòng)電流達(dá)到170[8]mA。 7.與xilinx4006e端口電路相比，在延時(shí)和面積以及功耗略大的情況下，本論文研究設(shè)計(jì)的端口電路增加了雙沿觸發(fā)、將輸出數(shù)據(jù)實(shí)現(xiàn)二次函數(shù)的輸出方式、通過(guò)添加譯碼器將配置端口的數(shù)目減少的新的功能，且驅(qū)動(dòng)能力更加強(qiáng)大。

標(biāo)簽： FPGA 可配置端口

上傳時(shí)間： 2013-07-20

上傳用戶(hù)：頂?shù)弥?/p>