差分跳頻(DFH)是集跳頻圖案、信息調(diào)制與解調(diào)于一體，是一個(gè)全面基于數(shù)字信號(hào)處理的全新概念的通信系統(tǒng)，其技術(shù)體制和原理與常規(guī)跳頻完全不同，較好地解決了數(shù)據(jù)速率和跟蹤干擾等問(wèn)題，代表了當(dāng)前短波通信的一個(gè)重要發(fā)展方向。美國(guó)Sanders公司推出了名為CHESS的新型短波跳頻通信系統(tǒng)，并獲得了成功，但我國(guó)對(duì)該體制和技術(shù)的研究還處于初始階段，目前還不太成熟，離實(shí)際應(yīng)用還有一段距離。 本文主要基于FPGA芯片的基礎(chǔ)上對(duì)差分跳頻進(jìn)行了研究，用FPGA來(lái)實(shí)現(xiàn)數(shù)字信號(hào)處理可以很好地解決并行性和速度問(wèn)題，而且其靈活的可配置特性，使得FPGA構(gòu)成的DSP系統(tǒng)非常易于修改、測(cè)試及硬件升級(jí)。而且設(shè)計(jì)中盡量采用軟件無(wú)線電體系結(jié)構(gòu)，減少模擬環(huán)節(jié)，把數(shù)字化處理盡量靠近天線，從而建立一個(gè)通用、標(biāo)準(zhǔn)、模塊化的硬件平臺(tái)，用軟件編程來(lái)實(shí)現(xiàn)差分跳頻的各種功能，從基于硬件的設(shè)計(jì)方法中解放出來(lái)。 本文首先介紹了課題背景及研究的意義，闡述了目前差分跳頻中頻率合成跟頻率識(shí)別的實(shí)現(xiàn)方案。在頻率合成中，著重對(duì)DDS的相位截?cái)嗾`差及幅度量化誤差進(jìn)行仿真，找出基于FPGA實(shí)現(xiàn)的最佳參數(shù)及改善方法。在頻率識(shí)別中，基于Xilinx公司提供FFT IP核，接收端中的位同步，頻率識(shí)別均在FFT的理論上進(jìn)行設(shè)計(jì)。最后根據(jù)設(shè)計(jì)方案制作基于FPGA的電路板。 設(shè)計(jì)中跳頻圖案、直接數(shù)字頻率合成器、頻率識(shí)別、位同步、跳頻圖案恢復(fù)、線性調(diào)頻z變換等模塊均采用Verilog和VHDL兩種通用硬件描述語(yǔ)言進(jìn)行設(shè)計(jì)，以便能夠在所有廠家的FPGA芯片中移植。
標(biāo)簽： 短波差分 跳頻通信
上傳時(shí)間： 2013-07-22
上傳用戶：yezhihao
數(shù)字存儲(chǔ)示波器（DSO）上世紀(jì)八十年代開始出現(xiàn)，由于當(dāng)時(shí)它的帶寬和分辨率較低，實(shí)時(shí)性較差，沒(méi)有具備模擬示波器的某些特點(diǎn)，因此并沒(méi)有受到人們的重視。隨著數(shù)字電路、大規(guī)模集成電路及微處理器技術(shù)的發(fā)展，尤其是高速模/數(shù)（A/D）轉(zhuǎn)換器及半導(dǎo)體存儲(chǔ)器（RAM）的發(fā)展，數(shù)字存儲(chǔ)示波器的采樣速率和實(shí)時(shí)性能得到了很大的提高，在工程測(cè)量中，越來(lái)越多的工程師用DSO來(lái)替代模擬示波器。 本文介紹了一款雙通道采樣速率達(dá)1GHz，分辨率為8Bits，實(shí)時(shí)帶寬為200MHz數(shù)字存儲(chǔ)示波器的研制。通過(guò)對(duì)具體功能和技術(shù)指標(biāo)的分析，提出了FPGA＋ARM架構(gòu)的技術(shù)方案。然后，本文分模塊詳細(xì)敘述了整機(jī)系統(tǒng)中部分模塊，包括前端高速A/D轉(zhuǎn)換器和FPGA的硬件模塊設(shè)計(jì)，數(shù)據(jù)處理模塊軟件的設(shè)計(jì)，以及DSO的GPIB擴(kuò)展接口邏輯模塊的設(shè)計(jì)。 本文在分析了傳統(tǒng)DSO架構(gòu)的基礎(chǔ)上，提出了本系統(tǒng)的設(shè)計(jì)思想和實(shí)現(xiàn)方案。在高速A/D選擇上，國(guó)家半導(dǎo)體公司2005年推出的雙通道采樣速率達(dá)500MHz高速A/D轉(zhuǎn)換器芯片ADC08D500，利用其雙邊沿采樣模式（DES）實(shí)現(xiàn)對(duì)單通道1GHz的采樣速率，并且用Xilinx公司Spraten-3E系列FPGA作為數(shù)據(jù)緩沖單元和存儲(chǔ)單元，提高了系統(tǒng)的集成度和穩(wěn)定性。其中，F(xiàn)PGA緩沖單元完成對(duì)不同時(shí)基情況下多通道數(shù)據(jù)的抽取，處理單元完成對(duì)數(shù)據(jù)正弦內(nèi)插的計(jì)算，而DSO中其余數(shù)據(jù)處理功能包括數(shù)字濾波和FFT設(shè)計(jì)在后端的ARM內(nèi)完成。DSO中常用的GPIB接口放在FPGA內(nèi)集成，不僅充分利用了FPGA內(nèi)豐富的邏輯資源，而且降低了整機(jī)成本，也減少了電路規(guī)模。 最后，利用ChipscopePro工具對(duì)采樣系統(tǒng)進(jìn)行調(diào)試，并分析了數(shù)據(jù)中的壞數(shù)據(jù)產(chǎn)生的原因，提出了解決方案, 并給出了FPGA接收高速A/D的正確數(shù)據(jù)。
標(biāo)簽： FPGA 高速實(shí)時(shí)數(shù) 字存儲(chǔ) 示波器
上傳時(shí)間： 2013-07-07
上傳用戶：asdkin
在圖像處理及檢測(cè)系統(tǒng)中，實(shí)時(shí)性要求往往影響著系統(tǒng)處理速度的性能。本文在分析研究視頻檢測(cè)技術(shù)及方法的基礎(chǔ)上，應(yīng)用嵌入式系統(tǒng)設(shè)計(jì)和圖像處理技術(shù)，以交通信息視頻檢測(cè)系統(tǒng)為研究背景，展開了基于FPGA視頻圖像檢測(cè)技術(shù)的研究與應(yīng)用，通過(guò)系統(tǒng)仿真驗(yàn)證了基于FPGA架構(gòu)的圖像并行處理和檢測(cè)系統(tǒng)具有較高的實(shí)時(shí)處理能力，能夠準(zhǔn)確并穩(wěn)定地檢測(cè)出運(yùn)動(dòng)目標(biāo)的信息?？梢奆PGA對(duì)提高視頻檢測(cè)及處理的實(shí)時(shí)性是一個(gè)較好的選擇。 本文主要研究的內(nèi)容有： 1．分析研究了視頻圖像檢測(cè)技術(shù)，針對(duì)傳統(tǒng)基于PC構(gòu)架和DSP處理器的視頻檢測(cè)系統(tǒng)的弊端，并從可靠性、穩(wěn)定性、實(shí)時(shí)性和開發(fā)成本等因素考慮，提出了以FPGA芯片作為中央處理器的嵌入式并行數(shù)據(jù)處理系統(tǒng)的設(shè)計(jì)方案。 2．應(yīng)用模塊化的硬件設(shè)計(jì)方法，構(gòu)建了新一代嵌入式視頻檢測(cè)系統(tǒng)的硬件平臺(tái)。該系統(tǒng)由異步FIFO模塊、圖像空間轉(zhuǎn)換模塊、SRAM幀存控制模塊、圖像預(yù)處理模塊和圖像檢測(cè)模塊等組成，較好地解決了圖像采樣存儲(chǔ)、處理和傳輸?shù)膯?wèn)題，并為以后系統(tǒng)功能的擴(kuò)展奠定了良好的基礎(chǔ)。 3．在深入研究了線性與非線性濾波幾種圖像處理算法，分析比較了各自的優(yōu)缺點(diǎn)的基礎(chǔ)上，本文提出一種適合于FPGA的快速圖像中值濾波算法，并給出該算法的硬件實(shí)現(xiàn)結(jié)構(gòu)圖，應(yīng)用VHDL硬件描述語(yǔ)言編程、實(shí)現(xiàn)，仿真結(jié)果表明，快速中值濾波算法的處理速度較傳統(tǒng)算法提高了50％，更有效地降低了系統(tǒng)資源占用率和提高了系統(tǒng)運(yùn)算速度，增強(qiáng)了檢測(cè)系統(tǒng)的實(shí)時(shí)性能。 4．研究了基于視頻的交通車流量檢測(cè)算法，重點(diǎn)討論背景差分法，圖像二值化以及利用直方圖分析方法確定二值化的閾值，并對(duì)圖像進(jìn)行了直方圖均衡處理，提高圖像檢測(cè)精度。并結(jié)合嵌入式系統(tǒng)處理技術(shù)，在FPGA系統(tǒng)上研究設(shè)計(jì)了這些算法的硬件實(shí)現(xiàn)結(jié)構(gòu)，用VHDL語(yǔ)言實(shí)現(xiàn)，并對(duì)各個(gè)模塊及相應(yīng)算法做出了功能仿真和性能分析。 5．系統(tǒng)仿真與驗(yàn)證是整個(gè)FPGA設(shè)計(jì)流程中最重要的步驟，針對(duì)現(xiàn)有仿真工具用手動(dòng)設(shè)置輸入波形工作量大等弊病，本文提出了一種VHDL測(cè)試基準(zhǔn)(TestBench)方法解決系統(tǒng)輸入源仿真問(wèn)題，用TEXTIO程序包設(shè)計(jì)了MATLAB與FPGA仿真軟件的接口，很好地解決了仿真測(cè)試中因測(cè)試向量龐大而難以手動(dòng)輸入的問(wèn)題。并將系統(tǒng)的仿真結(jié)果數(shù)據(jù)在MATLAB上還原為圖像，方便了系統(tǒng)測(cè)試結(jié)果的分析與調(diào)試。系統(tǒng)測(cè)試的結(jié)果表明，運(yùn)動(dòng)目標(biāo)的檢測(cè)基本符合要求，可以排除行走路人等移動(dòng)物體(除車輛外)的噪聲干擾，有效地檢測(cè)出正確的目標(biāo)。 本文主要研究了基于FPGA片上系統(tǒng)的圖像處理及檢測(cè)技術(shù)，針對(duì)FPGA技術(shù)的特點(diǎn)對(duì)某些算法提出了改進(jìn)，并在MATLAB、QuartusⅡ和ModelSim軟件開發(fā)平臺(tái)上仿真實(shí)現(xiàn)，仿真結(jié)果達(dá)到預(yù)期目標(biāo)。本文的研究對(duì)智能化交通監(jiān)控系統(tǒng)的車流量檢測(cè)做了有益探索，對(duì)其他場(chǎng)合的圖像高速處理及檢測(cè)也具有一定的參考價(jià)值。
標(biāo)簽： FPGA 視頻圖像 檢測(cè)技術(shù)
上傳時(shí)間： 2013-07-13
上傳用戶：woshiayin
視頻運(yùn)動(dòng)目標(biāo)檢測(cè)是數(shù)字視頻信號(hào)處理、分析應(yīng)用的一個(gè)重要領(lǐng)域，在民用和軍事上有著廣泛的應(yīng)用，實(shí)現(xiàn)可靠、快速的運(yùn)動(dòng)目標(biāo)檢測(cè)系統(tǒng)有著非常重要的意義。 本文詳細(xì)介紹了基于FPGA的視頻運(yùn)動(dòng)目標(biāo)檢測(cè)系統(tǒng)的軟硬件設(shè)計(jì)方法及其實(shí)現(xiàn)方案。首先介紹了視頻信號(hào)的分類和性質(zhì)，在此基礎(chǔ)上，討論分析了當(dāng)前三種主要的運(yùn)動(dòng)目標(biāo)檢測(cè)算法的基本原理和優(yōu)缺點(diǎn)；然后對(duì)運(yùn)動(dòng)目標(biāo)檢測(cè)系統(tǒng)的硬件設(shè)計(jì)制定了詳細(xì)的方案，為系統(tǒng)的實(shí)現(xiàn)提供了穩(wěn)定良好的硬件平臺(tái)；最后，在前面分析研究的基礎(chǔ)上，詳細(xì)介紹了系統(tǒng)的FPGA硬件實(shí)現(xiàn)過(guò)程。 本文通過(guò)對(duì)視頻運(yùn)動(dòng)目標(biāo)檢測(cè)算法的分析研究，采用了一種改進(jìn)的幀間差分算法，并結(jié)合系統(tǒng)任務(wù)，最終開發(fā)了一種基于Altera公司CYCLONE系列FPGA芯片的實(shí)時(shí)視頻運(yùn)動(dòng)目標(biāo)檢測(cè)系統(tǒng)。采用FPGA實(shí)現(xiàn)系統(tǒng)設(shè)計(jì)，可提高系統(tǒng)的處理速度，同時(shí)具有良好的靈活性和適應(yīng)性。實(shí)際應(yīng)用表明，本文所設(shè)計(jì)的運(yùn)動(dòng)目標(biāo)檢測(cè)系統(tǒng)能很好地檢測(cè)出運(yùn)動(dòng)目標(biāo)，并具有較好的抗干擾能力。
標(biāo)簽： FPGA 視頻運(yùn)動(dòng) 目標(biāo)檢測(cè)
上傳時(shí)間： 2013-04-24
上傳用戶：hustfanenze
數(shù)字射頻存儲(chǔ)器(Digital Radio FreqlJencyr：Memory DRFM)具有對(duì)射頻信號(hào)和微波信號(hào)的存儲(chǔ)、處理及傳輸能力，已成為現(xiàn)代雷達(dá)系統(tǒng)的重要部件。現(xiàn)代雷達(dá)普遍采用了諸如脈沖壓縮、相位編碼等更為復(fù)雜的信號(hào)處理技術(shù)，DRFM由于具有處理這些相干波形的能力，被越來(lái)越廣泛地應(yīng)用于電子對(duì)抗領(lǐng)域作為射頻頻率源。目前，國(guó)內(nèi)外對(duì)DRFM技術(shù)的研究還處于起步階段，DRFM部件在采樣率、采樣精度及存儲(chǔ)容量等方面，還不能滿足現(xiàn)代雷達(dá)信號(hào)處理的要求。 本文介紹了DRFM的量化類型、基本組成及其工作原理，在現(xiàn)有的研究基礎(chǔ)上提出了一種便于工程實(shí)現(xiàn)的設(shè)計(jì)方法，給出了基于現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array FPGA)實(shí)現(xiàn)的幅度量化DRFM設(shè)計(jì)方案。本方案的采樣率為1 GHz、采樣精度12位，具體實(shí)現(xiàn)是采用4個(gè)采樣率為250 MHz的ADC并行交替等效時(shí)間采樣以達(dá)到1 GHz的采樣率。單通道內(nèi)采用數(shù)字正交采樣技術(shù)進(jìn)行相干檢波，用于保存信號(hào)復(fù)包絡(luò)的所有信息。利用FPGA器件實(shí)現(xiàn)DRFM的控制器和多路采樣數(shù)據(jù)緩沖器，采用硬件描述語(yǔ)言(Very High Speed}lardware Description Language VHDL)實(shí)現(xiàn)了DRFM電路的FPGA設(shè)計(jì)和功能仿真、時(shí)序分析。方案中采用了大量的低壓差分信號(hào)(Low Voltage Differential Signaling LVDS)邏輯的芯片，從而大大降低了系統(tǒng)的功耗，提高了系統(tǒng)工作的可靠性。本文最后對(duì)采用的數(shù)字信號(hào)處理算法進(jìn)行了仿真，仿真結(jié)果證明了設(shè)計(jì)方案的可行性。 本文提出的基于FPGA的多通道DRFM系統(tǒng)與基于專用FIFO存儲(chǔ)器的DRFM相比，具有更高的性能指標(biāo)和優(yōu)越性。
標(biāo)簽： FPGA 數(shù)字射頻 存儲(chǔ)器
上傳時(shí)間： 2013-06-01
上傳用戶：lanwei
無(wú)人機(jī)大氣數(shù)據(jù)的采集和處理在無(wú)人機(jī)中占有很重要的位置和作用，它是保障飛機(jī)安全飛行以及保證地面控制和操縱人員正確引導(dǎo)飛機(jī)、順利完成飛行任務(wù)的關(guān)鍵所在。在目前廣泛應(yīng)用的無(wú)人機(jī)大氣數(shù)據(jù)測(cè)量系統(tǒng)中，多數(shù)采用單片機(jī)作為大氣數(shù)據(jù)處理計(jì)算機(jī)，但是單片機(jī)在高速數(shù)據(jù)采集和處理方面卻存在著抗干擾性差、速度慢等缺點(diǎn)，使測(cè)量系統(tǒng)的穩(wěn)定性和實(shí)時(shí)性受到了很大的影響。 本文采用FPGA(Field Programmable Gate Array，現(xiàn)場(chǎng)可編程門陣列)芯片作為大氣數(shù)據(jù)處理器，以大氣數(shù)據(jù)中的氣壓高度為例，介紹了一種基于FPGA技術(shù)的無(wú)人機(jī)氣壓高度測(cè)量系統(tǒng)。由于該測(cè)量系統(tǒng)中的FPGA數(shù)據(jù)處理器具有可靠性高、速度快、邏輯功能強(qiáng)等特點(diǎn)，有效地解決了單片機(jī)在高速無(wú)人機(jī)大氣數(shù)據(jù)測(cè)量系統(tǒng)中處理速度較慢、實(shí)時(shí)性較差的問(wèn)題。 論文首先介紹了FPGA的基本結(jié)構(gòu)、工作原理、開發(fā)設(shè)計(jì)流程和FPGA編程所采用的VHDL硬件描述語(yǔ)言，還介紹了數(shù)字式大氣數(shù)據(jù)測(cè)量系統(tǒng)的基本組成和工作原理，并且詳細(xì)闡述了氣壓高度測(cè)量的原理和方法；然后提出了基于FPGA的無(wú)人機(jī)氣壓高度測(cè)量系統(tǒng)的整體設(shè)計(jì)，并對(duì)該測(cè)量系統(tǒng)各組成部分的硬件電路進(jìn)行詳細(xì)的分析和設(shè)計(jì)；隨后論文又介紹了氣壓高度測(cè)量系統(tǒng)中FPGA的相關(guān)軟件設(shè)計(jì)，并就FPGA內(nèi)部所設(shè)計(jì)的各功能模塊的作用、模塊內(nèi)部結(jié)構(gòu)和工作流程進(jìn)行詳細(xì)的論述；最后使用Modelsim和QuartusII仿真軟件對(duì)程序進(jìn)行功能和時(shí)序的仿真，以驗(yàn)證FPGA內(nèi)部各功能模塊和FPGA總體設(shè)計(jì)的正確性，并在所有仿真通過(guò)后將程序產(chǎn)生的配置文件下載到FPGA芯片中，在制作和安裝測(cè)量系統(tǒng)的電路板后對(duì)整個(gè)測(cè)量系統(tǒng)進(jìn)行實(shí)際的測(cè)試，將測(cè)試結(jié)果與理論值比較并分析測(cè)量系統(tǒng)的誤差來(lái)源。 根據(jù)系統(tǒng)測(cè)試的結(jié)果，本文驗(yàn)證了以FPGA芯片為核心的無(wú)人機(jī)氣壓高度測(cè)量系統(tǒng)的可行性，并對(duì)該測(cè)量系統(tǒng)提出了今后的進(jìn)一步改進(jìn)和完善的思路。
標(biāo)簽： FPGA 無(wú)人機(jī) 氣壓 測(cè)量系統(tǒng)
上傳用戶：cx111111
隨著各種非線性電力電子設(shè)備的大量應(yīng)用，電網(wǎng)中的諧波污染日益嚴(yán)重。為了保證電力系統(tǒng)的安全經(jīng)濟(jì)運(yùn)行，保證電氣設(shè)備和用電人員的安全，治理電磁環(huán)境污染、維護(hù)綠色環(huán)境，研究實(shí)時(shí)、準(zhǔn)確的電力諧波分析系統(tǒng)，對(duì)電網(wǎng)中的諧波進(jìn)行實(shí)時(shí)檢測(cè)、分析和監(jiān)控，都具有重要的理論和工程實(shí)際意義。 目前實(shí)際應(yīng)用的電力諧波分析系統(tǒng)大多是以單片機(jī)為核心組成。單片機(jī)運(yùn)行速度慢，實(shí)時(shí)性較差，不能滿足實(shí)際應(yīng)用中對(duì)系統(tǒng)實(shí)時(shí)性越來(lái)越高的要求。另外，單片機(jī)的地址線和數(shù)據(jù)線位數(shù)較少，這使得由單片機(jī)構(gòu)成的電力諧波分析系統(tǒng)外圍電路龐大，系統(tǒng)的可靠性和可維護(hù)性上都大打折扣。 本文首先研究了電力諧波的產(chǎn)生，危害及國(guó)內(nèi)外研究現(xiàn)狀，對(duì)電力諧波檢測(cè)中常用的各種算法進(jìn)行分析和比較；然后介紹了FPGA芯片的特性和SOPC系統(tǒng)的特點(diǎn)，并分析比較了傳統(tǒng)測(cè)量諧波裝置和基于FPGA的新型諧波測(cè)量?jī)x器的特性。綜述了可編程元器件的發(fā)展過(guò)程、主要工藝發(fā)展及目前的應(yīng)用情況。 然后，對(duì)整個(gè)諧波處理器系統(tǒng)的框架及結(jié)構(gòu)進(jìn)行描述，包括系統(tǒng)的功能結(jié)構(gòu)分配，外圍硬件電路的結(jié)構(gòu)及軟件設(shè)計(jì)流程。其后，針對(duì)系統(tǒng)外圍硬件電路、FFTIP核設(shè)計(jì)和SOPC系統(tǒng)的組建，進(jìn)行詳細(xì)的分析與設(shè)計(jì)。系統(tǒng)采用NiosⅡ處理器核和FFT運(yùn)算協(xié)處理器相結(jié)合的結(jié)構(gòu)。FFT運(yùn)算用專門的FFT運(yùn)算協(xié)處理器核完成，使得系統(tǒng)克服的單片機(jī)系統(tǒng)實(shí)時(shí)性差和速度慢的缺點(diǎn)。FFTIP核采用現(xiàn)在ASIC領(lǐng)域的一種主流硬件描述語(yǔ)言VHDL進(jìn)行編寫，采用順序的處理結(jié)構(gòu)和IEEE浮點(diǎn)標(biāo)準(zhǔn)運(yùn)算，具有系統(tǒng)簡(jiǎn)單、占用硬件資源少和高運(yùn)算精度的優(yōu)點(diǎn)。諧波分析儀系統(tǒng)組建采用SOPC系統(tǒng)。SOPC系統(tǒng)具有可對(duì)硬件剪裁和添加的特點(diǎn)，使得系統(tǒng)的更簡(jiǎn)單，應(yīng)用面更廣，專用性更強(qiáng)的優(yōu)點(diǎn)。最后，給出了對(duì)系統(tǒng)中各模塊進(jìn)行仿真及系統(tǒng)生成的結(jié)果。
標(biāo)簽： FPGA 諧波分析儀
上傳用戶：cy_ewhat
擴(kuò)頻通信是現(xiàn)代通信系統(tǒng)中的一種重要的通信方式，具有較強(qiáng)的抗干擾、抗多徑性能以及頻譜利用率高、多址通信等諸多優(yōu)點(diǎn)，得到了廣泛的應(yīng)用。FPGA以其功能強(qiáng)大，開發(fā)過(guò)程投資少、周期短，可反復(fù)修改，保密性能好，開發(fā)工具智能化等特點(diǎn)成為當(dāng)今硬件設(shè)計(jì)的重要方式。本文研究了直接序列擴(kuò)頻系統(tǒng)，重點(diǎn)研究了擴(kuò)頻部分和解擴(kuò)部分，對(duì)擴(kuò)頻碼的性能、匹配濾波器以及頻差相差的估計(jì)和修正等關(guān)鍵技術(shù)進(jìn)行了詳細(xì)的分析和說(shuō)明。在此基礎(chǔ)上，運(yùn)用VHDL語(yǔ)言進(jìn)行了FPGA部分的功能實(shí)現(xiàn)，給出了一些相關(guān)的仿真及測(cè)試結(jié)果。最后對(duì)該系統(tǒng)還需進(jìn)一步研究的問(wèn)題進(jìn)行了簡(jiǎn)要的介紹，對(duì)調(diào)試過(guò)程中的出現(xiàn)的一些問(wèn)題進(jìn)行了簡(jiǎn)單的分析和小結(jié)。
標(biāo)簽： FPGA 擴(kuò)頻 關(guān)鍵技術(shù)
上傳時(shí)間： 2013-05-26
上傳用戶：四只眼
在數(shù)字化、信息化的時(shí)代，數(shù)字集成電路應(yīng)用得非常廣泛。隨著微電子技術(shù)和工藝的發(fā)展，數(shù)字集成電路從電子管、晶體管、中小規(guī)模集成電路、超大規(guī)模集成電路(VLSIC)逐步發(fā)展到今天的專用集成電路(ASIC)。但是ASIC因其設(shè)計(jì)周期長(zhǎng)，改版投資大，靈活性差等缺陷制約著它的應(yīng)用范圍?？删幊踢壿嬈骷某霈F(xiàn)彌補(bǔ)了ASIC的缺陷，使得設(shè)計(jì)的系統(tǒng)變得更加靈活，設(shè)計(jì)的電路體積更加小型化，重量更加輕型化，設(shè)計(jì)的成本更低，系統(tǒng)的功耗也更小了。FPGA是英文Field Programmable Gate Array的縮寫，即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、EPID等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。 本論文撰寫的是用FPGA來(lái)實(shí)現(xiàn)無(wú)人小飛機(jī)系統(tǒng)中基帶信號(hào)的處理過(guò)程。整個(gè)信號(hào)處理過(guò)程全部采用VHDL硬件描述語(yǔ)言來(lái)設(shè)計(jì)，并用Modelsim仿真系統(tǒng)功能進(jìn)行調(diào)試，最后使用了Xilinx 公司可編程的FPGA芯片XC2S100完成，滿足系統(tǒng)設(shè)計(jì)的要求。 本文首先研究和討論了無(wú)線通信系統(tǒng)中基帶信號(hào)處理的總體結(jié)構(gòu)，接著詳細(xì)闡述了各個(gè)模塊的設(shè)計(jì)原理和方法，以及FPGA結(jié)果分析，最后就關(guān)鍵技術(shù)和難點(diǎn)作了詳細(xì)的分析和研究。本文的最大特色是整個(gè)系統(tǒng)全部采用FPGA的方法來(lái)設(shè)計(jì)實(shí)現(xiàn)，修改靈活，體積小，功耗小。本系統(tǒng)的設(shè)計(jì)包括了數(shù)字鎖相環(huán)、糾錯(cuò)編解碼、碼組交織、擾碼加入、巴克碼插入、幀同步識(shí)別、DPSK調(diào)制解調(diào)及選擇了整體的時(shí)序，所有的組成部分都經(jīng)過(guò)了反復(fù)地修改和調(diào)試，取得了良好的數(shù)據(jù)處理效果，其關(guān)鍵之處與難點(diǎn)都得到了妥善地解決。本文分別在發(fā)射部分(編碼加調(diào)制)和接收部分(解調(diào)加解碼)相獨(dú)立和相聯(lián)系的情況下，獲得了仿真與實(shí)測(cè)結(jié)果。
標(biāo)簽： FPGA 無(wú)線通信系統(tǒng)
上傳時(shí)間： 2013-07-05
上傳用戶：acon
一、應(yīng)用可靠性概念 1、可靠性概念 2、固有可靠性與應(yīng)用可靠性 3、易產(chǎn)生應(yīng)用可靠性問(wèn)題的器件 4、使用應(yīng)力對(duì)可靠性的影響 二、電子元器件的選用 1、電子元器件的質(zhì)量等級(jí) 2、電子元器件的選擇要點(diǎn) 3、電子元器件的最大額定值 4、電子元器件的降額應(yīng)用 三、電子元器件的可靠性應(yīng)用 1、電子元器件的防浪涌應(yīng)用 2、電子元器件的防靜電應(yīng)用 3、電子元器件的防干擾應(yīng)用 4、CMOS群件的防閂鎖應(yīng)用 四、電子元器件的EMC應(yīng)用 1、干擾來(lái)源及傳播路徑 2、接地與屏蔽 3、濾波 4、電纜及終端 5、差分 6、軟件抗干擾 五、可靠性防護(hù)元件 1、TVS二極管 2、壓敏電阻 3、PTC與NTC熱敏電阻 4、專用防護(hù)元件 六、電子線路的可靠性設(shè)計(jì) 1、簡(jiǎn)化設(shè)計(jì) 2、容差與漂移設(shè)計(jì) 3、冗余設(shè)計(jì) 4、低功耗設(shè)計(jì) 5、潛在通路分析 6、電磁兼容設(shè)計(jì) 7、均衡設(shè)計(jì) 七、印制電路版的可靠性設(shè)計(jì) 1、PCB的布局設(shè)計(jì) 2、PCB的布線設(shè)計(jì) 3、PCB的熱設(shè)計(jì) 4、PCB的裝配 八、噪聲測(cè)試作為應(yīng)用可靠性保證手段 1、噪聲與可靠性的關(guān)系 2、噪聲用于壽命評(píng)估 3、噪聲用于可靠性篩選 4、噪聲用于應(yīng)力損傷的早期預(yù)測(cè)
標(biāo)簽： 應(yīng)用可靠性 線路設(shè)計(jì)
上傳時(shí)間： 2013-07-28
上傳用戶：mh_zhaohy
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
