本文主要對基于FPGA芯片的橢圓曲線密碼算法的實現(xiàn)及優(yōu)化設計進行了研究。由于點乘運算極大影響了橢圓曲線密碼系統(tǒng)的加/解密速度，本文對點乘運算的FPGA設計進行了重點優(yōu)化。首先比較分析了三種點乘算法，從運算復雜度的角度確定了蒙哥馬里算法是最利于FPGA芯片實現(xiàn)的。然后根據(jù)蒙哥馬里算法，用VerilogHDL語言實現(xiàn)了基于FPGA芯片的橢圓域中的基本運算(模加、模乘、模平方和模逆)。通過三種模乘算法在FPGA上的實現(xiàn)，設計出一種串并混合的乘法器，達到了面積與速度的最佳匹配。 本文利用Modelsim對本課題設計的硬件系統(tǒng)進行了仿真實驗，驗證了所設計的硬件系統(tǒng)完成了橢圓曲線密碼算法在FPGA上的實現(xiàn)。最后使用SynplifyPro進行綜合及布局布線，綜合報告文件證明了本課題所設計的ECC加密系統(tǒng)達到了優(yōu)化芯片速度和面積的目的。
上傳時間： 2013-04-24
上傳用戶：thuyenvinh
本文分析了數(shù)字音頻處理技術中數(shù)字濾波器的各種傳統(tǒng)實現(xiàn)算法,尤其是研究了FIR數(shù)字濾波器的實現(xiàn)算法,在分析了數(shù)字濾波器的傳統(tǒng)算法的基礎上,針對家用和便攜式音頻處理系統(tǒng),提供一種基于FPGA的音頻處理器的實現(xiàn)方案,以適應便攜式和家用設備對處理器體積和功耗小的發(fā)展要求.該方案對實現(xiàn)N階FIR數(shù)字濾波器的傳統(tǒng)算法進行了改良,將濾波器的系數(shù)用浮點數(shù)表示法來表示,使得原本至少需要一個乘法器和一個加法器來實現(xiàn)濾波功能,現(xiàn)在僅需要若干次加法和移位運算就可以實現(xiàn),很大程度降低了設計的復雜度和系統(tǒng)功耗,也減少了芯片的面積.同時采用硬件描述語言VHDL實現(xiàn)了音頻處理器各個模塊的設計.
上傳時間： 2013-06-02
上傳用戶：cknck
頻率特性測試儀(簡稱掃頻儀)是一種測試電路頻率特性的儀器，它廣泛應用于無線電、電視、雷達及通信等領域，為分析和改善電路的性能提供了便利的手段。而傳統(tǒng)的掃頻儀由多個模塊構成，電路復雜，體積龐大，而且在高頻測量中，大量的分立元件易受溫度變化和電磁干擾的影響。為此，本文提出了集成化設計的方法，針對可編程邏輯器件的特點，對硬件實現(xiàn)方法進行了探索。 本文對三大關鍵技術進行了深入研究： 第一，由掃頻信號發(fā)生器的設計出發(fā)，對直接數(shù)字頻率合成技術(DDS)進行了系統(tǒng)的理論研究，并改進了ROM壓縮方法，在提高壓縮比的同時，改進了DDS系統(tǒng)的雜散度，并且利用該方法實現(xiàn)了幅度和相位可調制的DDS系統(tǒng)-掃頻信號發(fā)生器。 第二，為了提高系統(tǒng)時鐘的工作頻率，對流水線算法進行了深入的研究，并針對累加器的特點，進行了一系列的改進，使系統(tǒng)能在100MHz的頻率下正常工作。 第三，從系統(tǒng)頻率特性測試的理論出發(fā)，研究如何在FPGA中提高多位數(shù)學運算的速度，從而提出了一種實現(xiàn)多位BCD碼除法運算的方法—高速串行BCD碼除法；隨后，又將流水線技術應用于該算法，對該方法進行改進，完成了基于流水線技術的BCD碼除法運算的設計，并用此方法實現(xiàn)了頻率特性的測試。 在研究以上理論方法的基礎上，以大規(guī)模可編程邏輯器件EP1K100QC208和微處理器89C52為實現(xiàn)載體，提出了基于單片機和FPGA體系結構的集成化設計方案；以VerilogHDL為設計語言，實現(xiàn)了頻率特性測試儀主要部分的設計。該頻率特性測試儀完成掃頻信號的輸出和頻率特性的測試兩大主要任務，而掃頻信號源和頻率特性測試這兩大主要模塊可集成在一片可編程邏輯器件中，充分體現(xiàn)了可編程邏輯器件的優(yōu)勢。 本文首先對相關的概念理論進行了介紹，包括DDS原理、流水線技術等，進而提出了系統(tǒng)的總體設計方案，包括設計工具、語言和實現(xiàn)載體的選擇，而后，簡要介紹了微處理器電路和外圍電路，最后，較為詳細地闡述了兩個主要模塊的設計，并給出了實現(xiàn)方式。
上傳時間： 2013-06-08
上傳用戶：xiangwuy
在合成孔徑雷達的研究和研制工作中，合成孔徑雷達模擬技術具有十分重要的作用。本文以440MHz帶寬線性調頻信號，采樣頻率500MHz高分辨合成孔徑雷達視頻模擬器為研究對象。首先對模擬器的幾項主要技術進行分析，在對點目標回波信號模型分析研究的基礎上，對點目標原始回波數(shù)據(jù)進行模擬并做了成像驗證，從而為硬件實現(xiàn)提供了正確的信號模型；針對傳統(tǒng)的“波形存儲直讀法”方案，即在計算機平臺上用模擬軟件產生原始回波數(shù)據(jù)并存儲，再通過計算機接口實現(xiàn)數(shù)據(jù)傳輸，最后完成數(shù)模轉換產生視頻信號這一過程，分析指出該方案在實現(xiàn)高分辨率時的速度和容量瓶頸。 針對具體的設計要求，圍繞速度和容量問題，本文著眼于高分辨率SAR模擬器的FPGA實現(xiàn)研究，指出FPGA實時生成點目標原始回波數(shù)據(jù)是其實現(xiàn)的核心；針對這一核心問題，充分利用現(xiàn)代VLSI設計中的流水線技術與并行陣列技術以及FPGA的優(yōu)良性能和豐富資源，在時間上采用同步流水結構、空間上采用并行陣列形式，將速度和容量問題統(tǒng)一為數(shù)據(jù)的高速生成問題；給出了系統(tǒng)總體設計思想，該方案不需要大容量存儲器單元，大大減少模擬器復雜度；對原始回波數(shù)據(jù)實時生成模塊的各主要單元給出了結構并進行了仿真，結果表明FPGA可以滿足課題設計要求；同時，對該模擬器片上系統(tǒng)的實現(xiàn)、增強人機交互性，給出了人機界面的設計思路。 分析指出了點目標原始回波數(shù)據(jù)實時生成模塊通過并行擴展即可實現(xiàn)多點目標的原始回波數(shù)據(jù)實時生成；最后對復雜場景目標模擬器的實現(xiàn)進行了構思，指出了傳統(tǒng)方案在改進的基礎上實現(xiàn)高分辨率視頻模擬器的可行性。本文首次提出以FPGA實現(xiàn)高分辨率合成孔徑雷達原始回波數(shù)據(jù)實時生成的思想，為國內業(yè)界在此方向做了一些理論和實踐上的有益探索，對于國內高分辨率合成孔徑雷達的研制具有一定的實際意義。
上傳時間： 2013-04-24
上傳用戶：阿四AIR
在合成孔徑雷達的研究和研制工作中，合成孔徑雷達模擬技術具有十分重要的作用。本文以440MHz帶寬線性調頻信號，采樣頻率500MHz高分辨合成孔徑雷達視頻模擬器為研究對象。首先對模擬器的幾項主要技術進行分析，在對點目標回波信號模型分析研究的基礎上，對點目標原始回波數(shù)據(jù)進行模擬并做了成像驗證，從而為硬件實現(xiàn)提供了正確的信號模型；針對傳統(tǒng)的“波形存儲直讀法”方案，即在計算機平臺上用模擬軟件產生原始回波數(shù)據(jù)并存儲，再通過計算機接口實現(xiàn)數(shù)據(jù)傳輸，最后完成數(shù)模轉換產生視頻信號這一過程，分析指出該方案在實現(xiàn)高分辨率時的速度和容量瓶頸。 針對具體的設計要求，圍繞速度和容量問題，本文著眼于高分辨率SAR模擬器的FPGA實現(xiàn)研究，指出FPGA實時生成點目標原始回波數(shù)據(jù)是其實現(xiàn)的核心；針對這一核心問題，充分利用現(xiàn)代VLSI設計中的流水線技術與并行陣列技術以及FPGA的優(yōu)良性能和豐富資源，在時間上采用同步流水結構、空間上采用并行陣列形式，將速度和容量問題統(tǒng)一為數(shù)據(jù)的高速生成問題；給出了系統(tǒng)總體設計思想，該方案不需要大容量存儲器單元，大大減少模擬器復雜度；對原始回波數(shù)據(jù)實時生成模塊的各主要單元給出了結構并進行了仿真，結果表明FPGA可以滿足課題設計要求；同時，對該模擬器片上系統(tǒng)的實現(xiàn)、增強人機交互性，給出了人機界面的設計思路。 分析指出了點目標原始回波數(shù)據(jù)實時生成模塊通過并行擴展即可實現(xiàn)多點目標的原始回波數(shù)據(jù)實時生成；最后對復雜場景目標模擬器的實現(xiàn)進行了構思，指出了傳統(tǒng)方案在改進的基礎上實現(xiàn)高分辨率視頻模擬器的可行性。本文首次提出以FPGA實現(xiàn)高分辨率合成孔徑雷達原始回波數(shù)據(jù)實時生成的思想，為國內業(yè)界在此方向做了一些理論和實踐上的有益探索，對于國內高分辨率合成孔徑雷達的研制具有一定的實際意義。
標簽： FPGA USB 性能 數(shù)據(jù)采集模塊
上傳時間： 2013-05-26
上傳用戶：alia
數(shù)字超聲診斷設備在臨床診斷中應用十分廣泛，研制全數(shù)字化的醫(yī)療儀器已成為趨勢。盡管很多超聲成像儀器設計制造中使用了數(shù)字化技術，但是我們可以說現(xiàn)代VLSI 和EDA 技術在其中并沒有得到充分有效的應用。隨著現(xiàn)代電子信息技術的發(fā)展，PLD 在很多與B 型超聲成像或多普勒超聲成像有關的領域都得到了較好的應用，例如數(shù)字通信和相控雷達領域。 在研究現(xiàn)代超聲成像原理的基礎上，我們首先介紹了常見的數(shù)字超聲成像儀器的基本結構和模塊功能，同時也介紹了現(xiàn)代FPGA 和EDA 技術。隨后我們詳細分析討論了B 超中，全數(shù)字化波束合成器的關鍵技術和實現(xiàn)手段。我們設計實現(xiàn)了片內高速異步FIFO 以降低采樣率，仿真結果表明資源使用合理且訪問時間很小。正交檢波方法既能給出灰度超聲成像所需要的回波的幅值信息，也能給出多普勒超聲成像所需要的回波的相移信息。我們設計實現(xiàn)了基于直接數(shù)字頻率合成原理的數(shù)控振蕩器，能夠給出一對幅值和相位較平衡的正交信號，且在FPGA 片內實現(xiàn)方案簡單廉價。數(shù)控振蕩器輸出波形的頻率可動態(tài)控制且精度較高，對于隨著超聲在人體組織深度上的穿透衰減，導致回波中心頻率下移的聲學物理現(xiàn)象，可視作將回波接收機的中心頻率同步動態(tài)變化進行補償。 還設計實現(xiàn)了B 型數(shù)字超聲診斷儀前端發(fā)射波束聚焦和掃描控制子系統(tǒng)。在單片F(xiàn)PGA 芯片內部設計實現(xiàn)了聚焦延時、脈寬和重復頻率可動態(tài)控制的發(fā)射驅動脈沖產生器、線掃控制、探頭激勵控制、功能碼存儲等功能模塊，功能仿真和時序分析結果表明該子系統(tǒng)為設計實現(xiàn)高速度、高精度、高集成度的全數(shù)字化超聲診斷設備打下了良好的基礎，將加快其研發(fā)和制造進程，為生物醫(yī)學電子、醫(yī)療設備和超聲診斷等方面帶來新思路。
上傳時間： 2013-06-18
上傳用戶：hfmm633
周立功公司做的一個μCOS-II微小內核分析的PPT.是初學很好一個資料，多的就不說了，下了就知道.
上傳時間： 2013-07-07
上傳用戶：66wji
基于ProtelDXP的信號完整性分析基于ProtelDXP的信號完整性分析基于ProtelDXP的信號完整性分析基于ProtelDXP的信號完整性分析基于ProtelDXP的信號完整性分析
上傳時間： 2013-04-24
上傳用戶：CETM008
基于Altium Designer的信號完整性分析教程
上傳時間： 2013-07-28
上傳用戶：極客
在信息化發(fā)展的當前，音視頻等多媒體作為信息的載體，在社會生活的各個領域，起著越來越重要的作用。數(shù)字視頻的海量性成為阻礙其應用的的瓶頸之一。在這種情況下，H．264作為新一代的視頻壓縮標準，以其高性能的壓縮效率，成為備受關注的焦點和研究問題。H．264通過運動估計/運動補償（MP/MC）消除視頻時間冗余，對差值圖像進行離散余弦變換（DCT）消除空間冗余，對量化后的系數(shù)進行可變長編碼（VLC）消除統(tǒng)計冗余，獲得了極高的壓縮效率。隨著嵌入式處理器性能的逐漸提升和3G網(wǎng)絡即將商用的推動，H．264以其優(yōu)秀的壓縮性能，無論是無線信道傳輸方面，還是存儲容量有限的嵌入式設備都具有廣闊的應用前景。 但H．264在提升壓縮性能的同時付出的代價是算法復雜度的成倍增加，實際應用中人們對視頻解碼的實時性要求嚴格，已出現(xiàn)的對應算法代碼多基于PC通用處理器實現(xiàn)，而嵌入式設備的主頻和處理能力仍然相對有限，存儲容量相對較小，總線速率相對偏低，因此必須對標準對應算法進行優(yōu)化移植，才能滿足實際應用的需求。 本文在對H．264標準及其新特性進行詳細介紹后，重點研究了在解碼端如何針對解碼耗時較多的模塊進行改進，然后將算法移植到ARM平臺，并針對平臺特點作出相應優(yōu)化，最后完成解碼圖象顯示，并給出了測試結果。本文主要完成的工作如下： 詳細分析了H．264的參考軟件JM中解碼流程，并利用測試工具分析了各模塊耗時，針對耗時較多的模塊如插值運算及去塊濾波模塊，提出了對應的改進算法并在H．264的參考軟件JM86上進行了實現(xiàn)，PC測試實驗證明了算法改進的優(yōu)越性和運算優(yōu)化的可行性。最后針對ARM平臺，在對程序結構和對應代碼進行優(yōu)化之后，將其移植到WINCE系統(tǒng)之下，同時給出了WINCE平臺解碼后圖象加速顯示方法，并對最終測試結果與性能做出了評價。
上傳時間： 2013-06-04
上傳用戶：shijiang
