文件中詳細列舉出FLIR雷達產(chǎn)品所使用的頻率波段以及發(fā)射功率資訊！
標簽： FLIR 雷達
上傳時間： 2015-03-18
上傳用戶：戴斗笠的神秘人
在互補式金氧半(CMOS)積體電路中，隨著量產(chǎn)製程的演進，元件的尺寸已縮減到深次微 米(deep-submicron)階段，以增進積體電路(IC)的性能及運算速度，以及降低每顆晶片的製造 成本。但隨著元件尺寸的縮減，卻出現(xiàn)一些可靠度的問題。 在次微米技術(shù)中，為了克服所謂熱載子(Hot-Carrier)問題而發(fā)展出 LDD(Lightly-Doped Drain) 製程與結(jié)構(gòu); 為了降低 CMOS 元件汲極(drain)與源極(source)的寄生電阻(sheet resistance) Rs 與 Rd，而發(fā)展出 Silicide 製程; 為了降低 CMOS 元件閘級的寄生電阻 Rg，而發(fā)展出 Polycide 製 程 ; 在更進步的製程中把 Silicide 與 Polycide 一起製造，而發(fā)展出所謂 Salicide 製程
標簽： Protection CMOS ESD ICs in
上傳時間： 2020-06-05
上傳用戶：shancjb
採用ROM監(jiān)控器的調(diào)試技巧分析
標簽： ROM 分
上傳時間： 2015-02-23
上傳用戶：wfl_yy
一個LCD燈的小程序。不是我寫的。我只負責了調(diào)試。適用在ACEXEP1K30QC208-3上。我跑了SIMULATOR，管腳連接標示了。我也下在電路板上試過了，沒有問題。要用到實驗板上的兄弟們把CLK1改到TESTOUT3或者0就好了。綫幫助新手，人人有責。
標簽： SIMULATOR ACEXEP LCD 208
上傳時間： 2015-04-10
上傳用戶：330402686
dsp程序開發(fā)---matlab調(diào)試及直接目標代碼生成
標簽： matlab dsp 程序
上傳時間： 2016-05-29
上傳用戶：wpwpwlxwlx
移植 uCGUI 調(diào)試筆記--好講的不錯
標簽： uCGUI 移植
上傳時間： 2016-06-15
上傳用戶：www240697738
在Delphi 環(huán)境下編寫的串口調(diào)試程序 ,能與下位機(MSP430F147)實現(xiàn)串口485通訊.完成對下位機狀態(tài)的檢測.校準. 對於使用Delphi的串口編程有一定的作用.
標簽： Delphi 430F F147 串口
上傳時間： 2017-05-05
上傳用戶：asasasas
網(wǎng)絡奇技贏巧大搜捕
標簽： 網(wǎng)絡
上傳時間： 2013-04-15
上傳用戶：eeworm
專輯類-網(wǎng)絡及電腦相關(guān)專輯-114冊-4.31G 網(wǎng)絡奇技贏巧大搜捕.pdf
上傳時間： 2013-07-25
上傳用戶：小寶愛考拉
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
標簽： layout design pcb 硬件工程師
上傳時間： 2013-10-22
上傳用戶：pei5
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
