Verilog實現(xiàn)的DDS正弦信號發(fā)生器和測頻測相模塊，DDS模塊可產(chǎn)生兩路頻率和相位差均可預(yù)置調(diào)整的值正弦波，頻率范圍為20Hz-5MHz，相位范圍為0°-359°，測量的數(shù)據(jù)通過引腳傳輸給單片機，單片機進(jìn)行計算和顯示。
標(biāo)簽： Verilog DDS 正弦信號發(fā)生器 模塊
上傳時間： 2013-08-28
上傳用戶：asdfasdfd
意法半導(dǎo)體靜電計單相組合解決方案 圖 意法半導(dǎo)體靜電計單相組合解決方案
標(biāo)簽： 半導(dǎo)體 靜電計 單相 組合
上傳時間： 2013-10-23
上傳用戶：Aidane
鎖相放大器資料。
標(biāo)簽： 2012 TI 鎖相放大器 模塊
上傳時間： 2013-11-28
上傳用戶：life840315
鎖相環(huán)
標(biāo)簽： 鎖相環(huán)
上傳時間： 2014-12-23
上傳用戶：李哈哈哈
4046鎖相環(huán)功率超聲電源的頻率跟蹤電路 值得參考
標(biāo)簽： 4046 鎖相環(huán) 功率 超聲電源
上傳時間： 2013-10-08
上傳用戶：bhqrd30
針對目前成品鎖相放大器價格昂貴且體積大，傳統(tǒng)窄帶濾波法性能和靈活性差的特點，設(shè)計了基于鎖相放大器原理的微弱信號檢測電路。本電路采用單片機作為激勵信號和參考信號的發(fā)生器，利用帶關(guān)斷引腳的運放實現(xiàn)相敏檢波器，整個電路僅使用了5個運算放大器和一些阻容元件。實驗表明，本電路能實現(xiàn)了從信噪比為0.1的被測信號中提取有用信號幅值的功能，測量誤差控制在5%以內(nèi)。由于本電路有實現(xiàn)簡單和成本低的特點，稍加修改后可作為模塊電路用到其他測量系統(tǒng)當(dāng)中。
標(biāo)簽： 鎖相放大 微弱信號 檢測電路
上傳用戶：開懷常笑
為了滿足寬頻段、細(xì)步進(jìn)頻率綜合器的工程需求，對基于多環(huán)鎖相的頻率合成器進(jìn)行了分析和研究。在對比傳統(tǒng)單環(huán)鎖相技術(shù)基礎(chǔ)上，介紹了采用DDS+PLL多環(huán)技術(shù)實現(xiàn)寬帶細(xì)步進(jìn)頻綜，輸出頻段10~13 GHz，頻率步進(jìn)10 kHz，相位噪聲達(dá)到-92 dBc/Hz@1 kHz，雜散抑制達(dá)到-68 dBc，滿足實際工程應(yīng)用需求。
標(biāo)簽： 鎖相 寬帶 合成器 步進(jìn)頻率
上傳時間： 2013-10-12
上傳用戶：Late_Li
為得到性能優(yōu)良、符合實際工程的鎖相環(huán)頻率合成器，提出了一種以ADI的仿真工具ADIsimPLL為基礎(chǔ)，運用ADS（Advanced Design System 2009）軟件的快速設(shè)計方法。采用此方法設(shè)計了頻率輸出為930~960 MHz的頻率合成器。結(jié)果表明該頻率合成器的鎖定時間、相位噪聲以及相位裕度等指標(biāo)均達(dá)到了設(shè)計目標(biāo)。
標(biāo)簽： 4111 ADF 鎖相環(huán) 頻率合成器
上傳時間： 2013-12-16
上傳用戶：萍水相逢
任何雷達(dá)接收器所接收到的回波(echo)訊號，都會包含目標(biāo)回波和背景雜波。雷達(dá)系統(tǒng)的縱向解析度和橫向解析度必須夠高，才能在充滿背景雜波的環(huán)境中偵測到目標(biāo)。傳統(tǒng)上都會使用短週期脈衝波和寬頻FM 脈衝來達(dá)到上述目的。
標(biāo)簽： 步進(jìn)頻率 模擬 雷達(dá)系統(tǒng) 測試
上傳用戶：zhqzal1014
XS128之鎖相環(huán)PLL
標(biāo)簽： 128 PLL XS 鎖相環(huán)
上傳時間： 2013-12-20
上傳用戶：ywqaxiwang
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
