作為性能優(yōu)異的糾錯編碼，Turbo碼自誕生以來就一直受到理論界以及工程應(yīng)用界的關(guān)注。TD—SCDMA是我國擁有自主知識產(chǎn)權(quán)的3G通信標準，該標準把Turbo碼是作為前向糾錯體制，但Turbo碼的譯碼算法比較復(fù)雜并且需要多次迭代，這造成Turbo碼譯碼延時大，譯碼速度慢，因此限制了Turbo碼的實際應(yīng)用。因此有必要研究如何將現(xiàn)有的Turbo碼譯碼算法進行簡化，加速，使其轉(zhuǎn)化成為適合在硬件上實現(xiàn)的算法，將實驗室的理論研究成果轉(zhuǎn)化成為硬件產(chǎn)品。 論文主要的研究內(nèi)容有以下兩點： 其一，提出信道自適應(yīng)迭代譯碼方案。在事先設(shè)定最大迭代次數(shù)的情況下，自適應(yīng)Turbo碼譯碼算法能夠根據(jù)信道的變化自動調(diào)整迭代次數(shù)。 仿真結(jié)果表明：該自適應(yīng)迭代譯碼方案能夠根據(jù)信道的變化自動調(diào)整迭代次數(shù)，在保證譯碼性能基本上沒有損失的情況下，有效減少譯碼時間，明顯提高譯碼速度。 其二，根據(jù)得到的信道自適應(yīng)迭代譯碼方案，借助Xilinx公司Spartan3 FPGA硬件平臺，使用Verilog硬件描述語言，將用C/C++語言寫成的信道自適應(yīng)迭代譯碼算法轉(zhuǎn)化成為硬件設(shè)計實現(xiàn)，得到硬件電路，并對得到的譯碼器硬件電路進行測試。 測試結(jié)果表明：隨著信道的變化，硬件電路的譯碼速度也隨之自動變化，信噪比越高譯碼速度越快，并且硬件譯碼器性能（誤比特率）與實驗仿真基本一致。
上傳時間： 2013-05-31
上傳用戶：huyiming139
卷積碼是廣泛應(yīng)用于衛(wèi)星通信、無線通信等多種通信系統(tǒng)的信道編碼方式。Viterbi算法是卷積碼的最大似然譯碼算法，該算法譯碼性能好、速度快，并且硬件實現(xiàn)結(jié)構(gòu)比較簡單，是最佳的卷積碼譯碼算法。隨著可編程邏輯技術(shù)的不斷發(fā)展，使用FPGA實現(xiàn)Viterbi譯碼器的設(shè)計方法逐漸成為主流。不同通信系統(tǒng)所選用的卷積碼不同，因此設(shè)計可重配置的Viterbi譯碼器，使其能夠滿足多種通信系統(tǒng)的應(yīng)用需求，具有很重要的現(xiàn)實意義。 本文設(shè)計了基于FPGA的高速Viterbi譯碼器。在對Viterbi譯碼算法深入研究的基礎(chǔ)上，重點研究了Viterbi譯碼器核心組成模塊的電路實現(xiàn)算法。本設(shè)計中分支度量計算模塊采用只計算可能的分支度量值的方法，節(jié)省了資源；加比選模塊使用全并行結(jié)構(gòu)保證處理速度；幸存路徑管理模塊使用3指針偶算法的流水線結(jié)構(gòu)，大大提高了譯碼速度。在Xilinx ISE8.2i環(huán)境下，用VHDL硬件描述語言編寫程序，實現(xiàn)(2，1，7)卷積碼的Viterbi譯碼器。在(2，1，7)卷積碼譯碼器基礎(chǔ)上，擴展了Viterbi譯碼器的通用性，使其能夠?qū)Σ煌木矸e碼譯碼。譯碼器根據(jù)不同的工作模式，可以對(2，1，7)、(2，1，9)、(3，1，7)和(3，1，9)四種廣泛運用的卷積碼譯碼，并且可以修改譯碼深度等改變譯碼器性能的參數(shù)。 本文用Simulink搭建編譯碼系統(tǒng)的通信鏈路，生成測試Viterbi譯碼器所需的軟判決輸入。使用ModelSim SE6.0對各種模式的譯碼器進行全面仿真驗證，Xilinx ISE8.2i時序分析報告表明譯碼器布局布線后最高譯碼速度可達200MHz。在FPGA和DSP組成的硬件平臺上進一步測試譯碼器，譯碼器運行穩(wěn)定可靠。最后，使用Simulink產(chǎn)生的數(shù)據(jù)對本文設(shè)計的Viterbi譯碼器的譯碼性能進行了分析，仿真結(jié)果表明，在同等條件下，本文設(shè)計的Viterbi譯碼器與Simulink中的Viterbi譯碼器模塊的譯碼性能相當(dāng)。
上傳時間： 2013-06-24
上傳用戶：myworkpost
隨著信息時代的到來，用戶對數(shù)據(jù)保護和傳輸可靠性的要求也在不斷提高。由于信道衰落，信號經(jīng)信道傳輸后，到達接收端不可避免地會受到干擾而出現(xiàn)信號失真。因此需要采用差錯控制技術(shù)來檢測和糾正由信道失真引起的信息傳輸錯誤。RS（Reed—Solomon）碼是差錯控制領(lǐng)域中一類重要的線性分組碼，由于它編解碼結(jié)構(gòu)相對固定，性能強，不但可以糾正隨機差錯，而且對突發(fā)錯誤的糾錯能力也很強，被廣泛應(yīng)用在數(shù)字通信、數(shù)據(jù)存儲系統(tǒng)中，以滿足對數(shù)據(jù)傳輸通道可靠性的要求。因此設(shè)計一款高性能的RS編解碼器不但具有很大的應(yīng)用意義，而且具有相當(dāng)大的經(jīng)濟價值。 本文首先介紹了線形分組碼及其子碼循環(huán)碼、BCH碼的基礎(chǔ)理論知識，重點介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進行，接著介紹了有限域的有關(guān)理論。基于RS碼傳統(tǒng)的單倍結(jié)構(gòu)，本文提出了一種八倍并行編碼及九倍并行解碼方案，并用Verilog HDL語言實現(xiàn)。其中編碼器基于傳統(tǒng)的線性反饋移位寄存器除法電路并進行八倍并行擴展，譯碼器關(guān)鍵方程求解模塊基于修正的歐幾里德算法設(shè)計了一種便于硬件實現(xiàn)的脈動關(guān)鍵方程求解結(jié)構(gòu)，其他模塊均采用九倍并行實現(xiàn)。由于進行了超前運算、流水線及并行處理，使編解碼的數(shù)據(jù)吞吐量大為提高，同時延時更小。 本論文設(shè)計了C++仿真平臺，并與HDL代碼結(jié)果進行了對比驗證。Verilog HDL代碼經(jīng)過modelsim仿真驗證，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進行綜合驗證以及靜態(tài)時序分析，綜合軟件為QUATURSⅡ V8．0。驗證及測試表明，本設(shè)計在滿足編解碼基本功能的基礎(chǔ)上，能夠?qū)崿F(xiàn)數(shù)據(jù)的高吞吐量和低延時傳輸，達到性能指標要求。本論文在基于FPGA的RS（255，223）編解碼器的高速并行實現(xiàn)方面的研究成果，具有通用性、可移植性，有一定的理論及經(jīng)濟價值。
上傳時間： 2013-04-24
上傳用戶：思琦琦
ICD2仿真燒寫器--USB驅(qū)動程序。。
上傳時間： 2013-07-29
上傳用戶：20160811
移動無線信道特性對移動通信系統(tǒng)性能具有重要影響，移動信道建模和仿真對移動通信系統(tǒng)的研發(fā)具有重要意義。因此，對移動信道建模與仿真進行研究，具有重要的理論意義和實際應(yīng)用價值。 本文從無線電波的傳播特點出發(fā)，分析了無線電波的傳播模型和描述信道特性的主要參數(shù)，重點分析了移動小尺度衰落模型；結(jié)合無線電波傳輸環(huán)境的特點，研究了平坦衰落信道和頻率選擇性信道的特點，設(shè)計了基于FPGA的移動無線信道仿真器，同時給予了軟硬件驗證。 本文從衰落的數(shù)學(xué)模型角度研究了信道傳輸特性，以及各項參數(shù)對信道特性的影響。主要做了以下幾個方面的工作： 1.簡要介紹了無線電通信的發(fā)展史及信道建模與仿真的意義；論述了信道對無線信號主要的三類影響：自由空間的路徑損失、陰影衰落、多徑衰落；分析了無線通信傳播環(huán)境，移動無線通信信道仿真的基本模型，同時介紹了用正弦波疊加法和成型濾波器法建立信道確定型仿真模型的具體實現(xiàn)方法。 2.對移動無線信道特性進行了Matlab仿真，對仿真結(jié)果進行了對比分析，對影響信道特性的主要參數(shù)設(shè)置進行了分析仿真。 3.設(shè)計了一種基于FPGA的移動無線信道仿真器，并對實現(xiàn)該仿真器的關(guān)鍵技術(shù)和實現(xiàn)方法進行了分析。該信道仿真器能夠?qū)崟r模擬窄帶信號條件下無線信道的主要特點，如多徑時延、多普勒頻移、瑞利衰落等，其主要的技術(shù)指標達到了設(shè)計要求。該模擬器結(jié)構(gòu)簡單，參數(shù)可調(diào)，易于擴展，通用性強，可以部分或全部集成到處于研制階段的接收機中，以便于性能測試，也可應(yīng)用于教學(xué)實踐。
上傳時間： 2013-04-24
上傳用戶：suxuan110425
MPEG-2是MPEG組織在1994年為了高級工業(yè)標準的圖象質(zhì)量以及更高的傳輸率所提出的視頻編碼標準，其優(yōu)秀性使之成為過去十年應(yīng)用最為廣泛的標準，也是未來十年影響力最為廣泛的標準之一。 本文以MPEG-2視頻標準為研究內(nèi)容，建立系統(tǒng)級設(shè)計方案，設(shè)計FPGA原型芯片，并在FPGA系統(tǒng)中驗證視頻解碼芯片的功能。最后在0.18微米工藝下實現(xiàn)ASIC的前端設(shè)計。完成的主要工作包括以下幾個方面： 1.完成解碼系統(tǒng)的體系結(jié)構(gòu)的設(shè)計，采用了自頂而下的設(shè)計方法，實現(xiàn)系統(tǒng)的功能單元的劃分；根據(jù)其視頻解碼的特點，確定解碼器的控制方式；把視頻數(shù)據(jù)分文幀內(nèi)數(shù)據(jù)和幀間數(shù)據(jù)，實現(xiàn)兩種數(shù)據(jù)的并行解碼。 2.實現(xiàn)了具體模塊的設(shè)計：根據(jù)本文研究的要求，在比特流格式器模塊設(shè)計中提出了特有的解碼方式；在可變長模塊中的變長數(shù)據(jù)解碼采用組合邏輯外加查找表的方式實現(xiàn)，大大減少了變長數(shù)據(jù)解碼的時間；IQ、IDCT模塊采用流水的設(shè)計方法，減少數(shù)據(jù)計算的時間：運動補償模塊，針對模塊數(shù)據(jù)運算量大和訪問幀存儲器頻繁的特點，采用四個插值單元同時處理，增加像素緩沖器，充分利用并行性結(jié)構(gòu)等方法來加快運動補償速度。 3.根據(jù)視頻解碼的參考軟件，通過解碼系統(tǒng)的仿真結(jié)果和軟件結(jié)果的比較來驗證模塊的功能正確性。最后用FPGA開發(fā)板實現(xiàn)了解碼系統(tǒng)的原型芯片驗證，取得了良好的解碼效果。 整個設(shè)計采用Verilog HDL語言描述，通過了現(xiàn)場可編程門陣列(FPGA)的原型驗證，并采用SIMC0.18μm工藝單元庫完成了該電路的邏輯綜合。經(jīng)過實際視頻碼流測試，本文設(shè)計可以達到MPEG-2視頻主類主級的實時解碼的技術(shù)要求。
上傳時間： 2013-07-27
上傳用戶：ice_qi
MP3音樂是目前最為流行的音樂格式，因其音質(zhì)、復(fù)雜度與壓縮比的完美折中，占據(jù)著廣闊的市場，不僅在互聯(lián)網(wǎng)上廣為流傳，而且在便攜式設(shè)備領(lǐng)域深受人們喜愛。本文以MPEG-1的MP3音頻解碼器為研究對象，在實時性、面積等約束條件下，研究MP3解碼電路的設(shè)計方法，實現(xiàn)FPGA原型芯片，研究MP3原型芯片的驗證方法。 論文的主要貢獻如下： (1)使用算法融合方法合并MP3解碼過程的相關(guān)步驟，以減少緩沖區(qū)存儲單元的容量和訪存次數(shù)。如把重排序步驟融合到反量化模塊，可以減少一半的讀寫RAM操作；把IMDCT模塊內(nèi)部的三個算法步驟融合在一起進行設(shè)計，可以省去存儲中間計算結(jié)果的緩存區(qū)單元。 (2)反量化、立體聲處理等模塊中，采用流水線設(shè)計技術(shù)，設(shè)置寄存器把較長的組合邏輯路徑隔開，提高了電路的性能和可靠性；使用連續(xù)訪問公共緩存技術(shù)，合理規(guī)劃各計算子模塊的工作時序，將數(shù)據(jù)計算的時間隱藏在訪存過程中；充分利用頻率線的零值區(qū)特性，有效地減少數(shù)據(jù)計算量，加快了數(shù)據(jù)處理的速度。 (3)設(shè)計了MP3硬件解碼器的FPGA原型芯片。采用Verilog HDL硬件描述語言設(shè)計RTL級電路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA開發(fā)板為平臺，實現(xiàn)MP3解碼器的FPGA原型芯片。MP3硬件解碼器在Stratix II EP2S180器件內(nèi)的資源利用率約為5％，其中組合邏輯查找表ALUT為7189個，寄存器共有4024個，系統(tǒng)頻率可達69.6MHz，充分滿足了MP3解碼過程的實時性要求。實驗結(jié)果表明，MP3音頻解碼FPGA原型芯片可正常播放聲音，解碼音質(zhì)良好。
上傳時間： 2013-07-01
上傳用戶：xymbian
安川變頻器的大功率逆變電路很有特色，它沒有采用負電源，值得大家學(xué)習(xí)。
上傳時間： 2013-07-28
上傳用戶：kkchan200
數(shù)字高清電視是當(dāng)前世界上最先進的圖像壓縮編碼技術(shù)和數(shù)字傳輸技術(shù)的結(jié)合，是高技術(shù)競爭的焦點之一。其中，信道處理系統(tǒng)及其相關(guān)芯片更是集中了數(shù)字信號處理、前向糾錯編解碼等數(shù)字電視傳輸?shù)暮诵募夹g(shù)，成為設(shè)計和開發(fā)整個數(shù)字電視系統(tǒng)的關(guān)鍵技術(shù)之一。本文以衛(wèi)星數(shù)字電視的信道處理系統(tǒng)為對象，結(jié)合國際通行的DVB-S/S2標準，研究了該系統(tǒng)在發(fā)射端的設(shè)計與實現(xiàn)所涉及到的一系列內(nèi)容。 本文介紹了數(shù)字電視的發(fā)展概況和主要標準，特別是對我國衛(wèi)星電視的發(fā)展進行了詳細的介紹。然后，本文DVB-S/S2信道處理系統(tǒng)的基本原理進行了介紹和分析，主要包括RS碼、卷積碼、BCH碼、LDPC碼等的差錯編碼的基本原理，以及基帶信號處理的基本原理。在此基礎(chǔ)上對兩種系統(tǒng)的傳輸性能和DVB-S2的后向兼容系統(tǒng)分別進行了基于Matlab的仿真。最后闡述了基于FPGA的DVB-S調(diào)制器的信道編碼和調(diào)制實現(xiàn)，按功能對DVB-S/S2信道編碼過程進行模塊分解，并針對每個模塊進行工作原理分析、算法分析、HDL描述、時序仿真及FPGA實現(xiàn)。DVB-S/S2調(diào)制器的核心是信道編碼和調(diào)制部分，利用FPGA在數(shù)字信號處理方面的優(yōu)勢，本文重點對其中的幾個關(guān)鍵模塊，包括RS編碼、卷積交織器、卷積編碼、BCH編碼、LDPC編碼等的實現(xiàn)算法進行了比較詳細的分析，并通過HDL描述和時序仿真來驗證算法正確性。
上傳時間： 2013-07-10
上傳用戶：gmh1314
高速、高精度已經(jīng)成為伺服驅(qū)動系統(tǒng)的發(fā)展趨勢，而位置檢測環(huán)節(jié)是決定伺服系統(tǒng)高速、高精度性能的關(guān)鍵環(huán)節(jié)之一。光電編碼器作為伺服驅(qū)動系統(tǒng)中常用的檢測裝置，根據(jù)結(jié)構(gòu)和原理的不同分為增量式和絕對式。本文從原理上對增量式光電編碼器和絕對式光電編碼器做了深入的分析，通過對比它們的特性，得出了絕對式光電編碼器更適合高速、高精度伺服驅(qū)動系統(tǒng)的結(jié)論。 絕對式光電編碼器精度高、位數(shù)多的特點決定其通信方式只能采取串行傳輸方式，且由相應(yīng)的通信協(xié)議控制信息的傳輸。本文首先針對編碼器主要生產(chǎn)廠商日本多摩川公司的絕對式光電編碼器，深入研究了通信協(xié)議相關(guān)的硬件電路、數(shù)據(jù)幀格式、時序等。隨后介紹了新興的電子器件FPGA及其開發(fā)語言硬件描述語言Verilog HDL，并對基于FPGA的絕對式編碼器通信接口電路做了可行性的分析。在此基礎(chǔ)上，采用自頂向下的設(shè)計方法，將整個接口電路劃分成發(fā)送模塊、接收模塊、序列控制模塊等多個模塊，各個模塊采用Verilog語言進行描述設(shè)計編碼器接口電路。最終的設(shè)計在相關(guān)硬件電路上實現(xiàn)。最后，通過在TMS320F2812伺服控制平臺上編寫的硬件驅(qū)動程序驗證了整個設(shè)計的各項功能，達到了設(shè)計的要求。
上傳時間： 2013-07-11
上傳用戶：snowkiss2014
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
