隨著半導體工藝的飛速發展和芯片設計水平的不斷進步，ARM微處理器的性能得到大幅度地提高，同時其芯片的價格也在不斷下降，嵌入式系統以其獨有的優勢，己經廣泛地滲透到科學研究和日常生活的各個方面。 本文以ARM7 LPC2132處理器為核心，結合蓋革一彌勒計數管對Time-To-Count輻射測量方法進行研究。ARM結構是基于精簡指令集計算機(RISC)原理而設計的，其指令集和相關的譯碼機制比復雜指令集計算機要簡單得多，使用一個小的、廉價的ARM微處理器就可實現很高的指令吞吐量和實時的中斷響應。基于ARM7TDMI-S核的LPC2132微處理器，其工作頻率可達到60MHz，這對于Time-To-Count技術是非常有利的，而且利用LPC2132芯片的定時/計數器引腳捕獲功能，可以直接讀取TC中的計數值，也就是說不再需要調用中斷函數讀取TC值，從而大大降低了計數前雜質時間。本文是在我師兄呂軍的《Time-To-Count測量方法初步研究》基礎上，使用了高速的ARM芯片，對基于MCS-51的Time-To-Count輻射測量系統進行了改進，進一步論證了采用高速ARM處理器芯片可以極大的提高G-M計數器的測量范圍與測量精度。 首先，討論了傳統的蓋革-彌勒計數管探測射線強度的方法，并指出傳統的脈沖測量方法的不足。然后討論了什么是Time-To-Count測量方法，對Time-To-Count測量方法的理論基礎進行分析。指出Time-To-Count方法與傳統的脈沖計數方法的區別，以及采用Time-To-Count方法進行輻射測量的可行性。 接著，詳細論述基于ARM7 LPC2132處理器的Time-To-Count輻射測量儀的原理、功能、特點以及輻射測量儀的各部分接口電路設計及相關程序的編制。 最后得出結論，通過高速32位ARM處理器的使用，Time-To-Count輻射測量儀的精度和量程均得到很大的提高，對于Y射線總量測量，使用了ARM處理器的Time-To-Count輻射測量儀的量程約為20 u R/h到1R/h，數據線性程度也比以前的Time-To-CotJnt輻射測量儀要好。所以在使用Time-To-Count方法進行的輻射測量時，如何減少雜質時間以及如何提高計數前時間的測量精度，是決定Time-To-Count輻射測量儀性能的關鍵因素。實驗用三只相同型號的J33G-M計數管分別作為探測元件，在100U R/h到lR/h的輻射場中進行試驗.每個測量點測量5次取平均，得出隨著照射量率的增大，輻射強度R的測量值偏小且與輻射真實值之間的誤差也隨之增大。如果將測量誤差限定在10％的范圍內，則此儀器的量程范圍為20 u R/h至1R/h，量程跨度近六個數量級。而用J33型G-M計數管作常規的脈沖測量，量程范圍約為50 u R/h到5000 u R/h，充分體現了運用Time-To-Count方法測量輻射強度的優越性，也從另一個角度反應了隨著計數前時間的逐漸減小，雜質時間在其中的比重越來越大，對測量結果的影響也就越來越嚴重，盡可能的減小雜質時間在Time-To-Count方法輻射測量特別是測量高強度輻射中是關鍵的。筆者用示波器測出此輻射儀器的雜質時間約為6.5 u S，所以在計算定時器值的時候減去這個雜質時間，可以增加計數前時間的精確度。通過實驗得出，在標定儀器的K值時，應該在照射量率較低的條件下行，而測得的計數前時間是否精確則需要在照射量率較高的條件下通過儀器標定來檢驗。這是因為在照射量率較低時，計數前時間較大，雜質時間對測量結果的影響不明顯，數據線斜率較穩定，適宜于確定標定系數K值，而在照射量率較高時，計數前時間很小，雜質時間對測量結果的影響較大，可以明顯的在數據線上反映出來，從而可以很好的反應出儀器的性能與量程。實驗證明了Time-To-Count測量方法中最為關鍵的環節就是如何對計數前時間進行精確測量。經過對大量實驗數據的分析，得到計數前時間中的雜質時間可分為硬件雜質時間和軟件雜質時間，并以軟件雜質時間為主，通過對程序進行合理優化，軟件雜質時間可以通過程序的改進而減少，甚至可以用數學補償的方法來抵消，從而可以得到比較精確的計數前時間，以此得到較精確的輻射強度值。對于本輻射儀，用戶可以選擇不同的工作模式來進行測量，當輻射場較弱時，通常采用規定次數測量的方式，在輻射場較強時，應該選用定時測量的方式。因為，當輻射場較弱時，如果用規定次數測量的方式，會浪費很多時間來采集足夠的脈沖信號。當輻射場較強時，由于輻射粒子很多，產生脈沖的頻率就很高，規定次數的測量會加大測量誤差，當選用定時測量的方式時，由于時間的相對加長，所以記錄的粒子數就相對的增加，從而提高儀器的測量精度。通過調研國內外先進核輻射測量儀器的發展現狀，了解到了目前最新的核輻射總量測量技術一Time-To-Count理論及其應用情況。論證了該新技術的理論原理，根據此原理，結合高速處理器ARM7 LPC2132，對以G-計數管為探測元件的Time-To-Count輻射測量儀進行設計。論文以實驗的方法論證了Time-To-Count原理測量核輻射方法的科學性，該輻射儀的量程和精度均優于以前以脈沖計數為基礎理論的MCS-51核輻射測量儀。該輻射儀具有量程寬、精度高、易操作、用戶界面友好等優點。用戶可以定期的對儀器的標定，來減小由于電子元件的老化對低儀器性能參數造成的影響，通過Time-To-Count測量方法的使用，可以極大拓寬G-M計數管的量程。就儀器中使用的J33型G-M計數管而言，G-M計數管廠家參考線性測量范圍約為50 u R/h到5000 u R/h，而用了Time-To-Count測量方法后，結合高速微處理器ARM7 LPC2132，此核輻射測量儀的量程為20 u R/h至1R/h。在允許的誤差范圍內，核輻射儀的量程比以前基于MCS-51的輻射儀提高了近200倍，而且精度也比傳統的脈沖計數方法要高，測量結果的線性程度也比傳統的方法要好。G-M計數管的使用壽命被大大延長。 綜上所述，本文取得了如下成果：對國內外Time-To-Count方法的研究現狀進行分析，指出了Time-To-Count測量方法的基本原理，并對Time-T0-Count方法理論進行了分析，推導出了計數前時間和兩個相鄰輻射粒子時間間隔之間的關系，從數學的角度論證了Time-To-Count方法的科學性。詳細說明了基于ARM 7 LPC2132的Time-To-Count輻射測量儀的硬件設計、軟件編程的過程，通過高速微處理芯片LPC2132的使用，成功完成了對基于MCS-51單片機的Time-To-Count測量儀的改進。改進后的輻射儀器具有量程寬、精度高、易操作、用戶界面友好等特點。本論文根據實驗結果總結出了Time-To-Count技術中的幾點關鍵因素，如：處理器的頻率、計數前時間、雜質時間、采樣次數和測量時間等，重點分析了雜質時間的組成以及引入雜質時間的主要因素等，對國內核輻射測量儀的研究具有一定的指導意義。
標簽： TimeToCount ARM 輻射測量儀
上傳時間： 2013-06-24
上傳用戶：pinksun9
超好用,做單片機開發的好工具，這里斑竹無私奉獻，謝謝回顧
上傳時間： 2013-06-18
上傳用戶：青春給了作業95
如何應用PC的基礎語言進行波形函數值運算求得對應函數值再加以存盤例如正弦波三角波對數波調變波等或其它各種函數具體方法如下取函數值文件與主程序連接形成一智能型多功能函數信號發生器在WAVRASM程序下作調試然后將程序轉換燒寫在AVR內PROM或AVR擴展系統的多組并聯輸出控制中插于正弦公司所設計開發的SN-AVREP萬用實驗開發電路中即研制出一部微電腦智能型多功能函數波信號發生器這是本實驗的主要目的
上傳時間： 2013-05-18
上傳用戶：sh19831212
機械手是自動裝配生產線上必不可少的設備，它可以模擬人手臂的部分動作，按預定的程序、軌跡和要求，實現抓取、搬運和裝配等工作。在減輕人的勞動強度和提高裝配質量和在惡劣環境下作業等方面，起到了積極的作用。嵌入式系統是近年來發展起來的以應用為中心并且軟硬件可裁剪的實時系統，它的特點是高度自動化，響應速度快等，非常適合于要求實時的和多任務的場合。 本文分析了機械手控制系統的功能要求，研究設計了一種基于ARM和DSP的機械手數控系統的方案。嵌入式ARM處理器，具有運行速度快、功耗低、程序設計靈活、外圍硬件資源豐富等優點，但其很難在處理大數據量、復雜算法時保證系統的靈活性和實時性。DSP作為數字信號處理的核心器件，能夠實時快速的完成控制算法運算，由于DSP普通輸入輸出口的高低電平變化周期最快只能到1微秒左右，不適合高速輸入輸出；FPGA芯片高速輸入輸出數據，時間可縮短至幾十納秒。另外利用FPGA可以方便的實現各種接口的邏輯時序，豐富的接口使得該系統能夠方便的進行移植，擴展了該系統的應用領域，從而提升了其性價比，通過ARM處理器和DSP以及FPGA技術的有機結合，發揮各自的優勢，使系統具有程序設計靈活、以太網通信、大容量存儲、高速數據輸出、可移植等特點，既滿足高速機械手自動控制的要求，同時又具有一定的通用性。 通過本課題實踐表明，基于ARM和DSP構建嵌入式數控系統的應用方案全可行、合理，同傳統的人機交互系統設計相比，能大量地減輕研發任務，提高發速度，能夠在短時間內得到控制性能優秀的數控系統。
上傳時間： 2013-06-11
上傳用戶：康郎
作為嵌入式系統核心的微處理器，是SOC不可或缺的“心臟”，微處理器的性能直接影響著整個SOC的性能。 與國際先進技術相比，我國在這一領域的研究和開發工作還相當落后，這直接影響到我國信息產業的發展。本著趕超國外先進技術，填補我國在該領域的空白以擺脫受制于國外的目的，我國很多科研單位和公司進行了自己的努力和嘗試。經過幾年的探索，已經有多種自主知識產權的處理器芯片完成了設計驗證并逐漸進入市場化階段。我國已結束無“芯”的歷史，并向設計出更高性能處理器的目標邁進。 艾科創新微電子公司的VEGA處理器，是公司憑借自己的技術力量和科研水平設計出的一款64位高性能RSIC微處理器。該處理器基于MIPSISA構架，采用五級流水線的設計，并且使用了高性能處理器所廣泛采用的虛擬內存管理技術。設計過程中采用自上而下的方法，根據其功能將其劃分為取指、譯碼、算術邏輯運算、內存管理、流水線控制和cache控制等幾個功能塊，使得我們在設計中能夠按照其功能和時序要求進行。 本文的首先介紹了MIPS微處理器的特點，通過對MIPS指令集和其五級流水線結構的介紹使得對VEGA的設計有了一個直觀的認識。在此基礎上提出了VEGA的結構劃分以及主要模塊的功能。作為采用虛擬內存管理技術的處理器，文章的主要部分介紹了VEGA的虛擬內存管理技術，將VEGA的內存管理單元(MMU)尤其是內部兩個翻譯后援緩沖(TLB)的設計作為重點給出了流水線處理器設計的方法。結束總體設計并完成仿真后，并不能代表設計的正確性，它還需要我們在實際的硬件平臺上進行驗證。作為論文的又一重點內容，介紹了我們在VEGA驗證過程中使用到的FPGA的主要配置單元，FPGA的設計流程。VEGA的FPGA平臺是一完整的計算機系統，我們利用在線調試軟件XilinxChipscope對其進行了在線調試，修正其錯誤。 經過模塊設計到最后的FPGA驗證，VEGA完成了其邏輯設計，經過綜合和布局布線等后端流程，VEGA采用0.18工藝流片后達到120MHz的工作頻率，可在其平臺上運行Windows-CE和Linux嵌入式操作系統，達到了預計的設計要求。
上傳時間： 2013-07-07
上傳用戶：標點符號
本文首先在介紹多用戶檢測技術的原理以及系統模型的基礎上，對比分析了幾種多用戶檢測算法的性能，給出了算法選擇的依據。為了同時克服多址干擾和多徑干擾，給出了融合多用戶檢測與分集合并技術的接收機結構。 接著，針對WCDMA反向鏈路信道結構，介紹了擴頻使用的OVSF碼和擾碼，分析了擾碼的延時自相關特性和互相關特性，指出了存在多址干擾和多徑干擾的根源。在此基礎上，給出了解相關檢測器的數學公式推導和結構框圖，并仿真研究了用戶數、擴頻比、信道估計精度等參數對系統性能的影響。 常規的干擾抵消是基于chip級上的抵消，需要對用戶信號重構，因此具有較高的復雜度。在解相關檢測器的基礎上，衍生出符號級上的干擾抵消。通過仿真，給出了算法中涉及的干擾抑制控制權值、干擾抵消級數等參數的最佳取值，并進行了算法性能比較。仿真結果驗證了該算法的有效性。 最后，介紹了WCDMA系統移動臺解復用技術的硬件實現，在FPGA平臺上分別實現了與基站和安捷倫8960儀表的互聯互通。
上傳時間： 2013-07-29
上傳用戶：jiangxin1234
一、實驗目的了解Multisim 2001視窗操作界面 掌握從元件工具箱中選取各種不同類型電子元件的方法。對所取的各電子元件進行連線，構成正確的電 &nb
上傳時間： 2013-04-24
上傳用戶：adamszq
ASIC對產品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運算速度也受到限制.常規ASIC的硬件具有速度優勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現,使建立在可再配置硬件基礎上的進化硬件(EHW)成為智能硬件電路設計的一種新方法.作為進化算法和可編程器件技術相結合的產物,可重構FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實現方法.論文認為面向分類的專用類可重構FPGA(ASR-FPGA)的研究,可使可重構電路粒度劃分的針對性更強、設計更易實現.論文研究的可重構FPGA的BCH通訊糾錯碼進化電路是一類ASR-FPGA電路的具體方法,具有一定的實用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設計——求取實驗用BCH碼的生成多項式和校驗多項式及其相應的矩陣并構造實驗用BCH碼;(2)建立基于可重構FPGA的基核——構造具有可重構特性的硬件功能單元,以此作為可重構BCH碼電路的設計基礎;(3)構造實現可重構BCH糾錯碼電路的方法——建立可重構糾錯碼硬件電路算法并進行實驗驗證;(4)在可重構糾錯碼電路基礎上,構造進化硬件控制功能塊的結構,完成各進化RLA控制模塊的驗證和實現.課題是將可重構BCH碼的編譯碼電路的實現作為一類ASR-FPGA的研究目標,主要成果是根據可編程邏輯電路的特點,選擇一種可編程樹的電路模型,并將它作為可重構FPGA電路的基核T;通過對循環BCH糾錯碼的構造原理和電路結構的研究,將基核模型擴展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進行"格式化",使T規則排列在FPGA上,通過對T的控制端的不同配置來實現糾錯碼的各個功能單元;在可重構基核的基礎上提出了糾錯碼重構電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進化硬件描述語言,通過轉換為相應的VHDL語言描述以實現硬件電路;采用RLA模型的有限狀態機FSM方式實現了可重構糾錯碼電路的EHW的各個控制功能塊.在實驗方面,利用Xilinx FPGA開發系統中的VHDL語言和電路圖相結合的設計方法建立了循環糾錯碼基核單元的可重構模型,進行循環糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進行了FPGA實現.課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構FPGA核的設計的基本問題.課題的研究成果及其總結的一套ASR-FPGA進化硬件電路的設計方法對實際的進化硬件設計具有一定的實際指導意義,提出的基于專用類基核FPGA電路結構的研究方法為新型進化硬件的器件結構的設計也可提供一種借鑒.
上傳時間： 2013-07-01
上傳用戶：myworkpost
機械手是自動裝配生產線上必不可少的設備，它可以模擬人手臂的部分動作，按預定的程序、軌跡和要求，實現抓取、搬運和裝配等工作。在減輕人的勞動強度、提高裝配質量和提高裝配效率等方面，起到了積極的作用。本文基于ARM和FPGA嵌入式系統，開展了機械手控制系統的研發工作，實現了機械手的自動控制。 嵌入式ARM處理器，具有運行速度快、功耗低、程序設計靈活、外圍硬件資源豐富等優點，但其普通輸入輸出口的高低電平變化周期最快只能到1微妙左右，不適合高速輸入輸出；FPGA芯片高速輸入輸出數據，時間可縮短至幾十納秒。通過ARM處理器和FPGA技術的有機結合，發揮各自的優勢，使系統具有程序設計靈活、以太網通信、大容量存儲、高速數據輸山、低成本等特點，滿足高速機械手自動控制的要求。 本文分析了ARM和FPGA系統，以及機械手控制系統的功能要求；設計硬件模塊、接口電路；闡述了系統軟件的設計過程，包括啟動代碼U—BOOT、操作系統μCLinux的移植；并介紹了如何利用便件描述語言VHDL來實現機械手邏輯控制。
上傳時間： 2013-04-24
上傳用戶：luyanping
光纖陀螺儀是激光陀螺的一種，它采用的是Sagnac干涉原理，以激光作為光源，用光纖構成環形光路并檢測出由正反時針沿光纖傳輸的兩束光，隨光纖環轉動而產生的兩路激光束之間的相位差，由此計算出旋轉的角速度。本論文所討論的干涉型閉環光纖陀螺的實現是基于DSP和PGGA兩個數字器件所搭建起來的，本章圍繞著這兩個器件來說明整個閉環光纖陀螺的構成和工作原理。在整個系統中，DSP和PGGA分別擔任同的角色，分別完成不同的功能。總的說來，PGGA主要實現整個系統的時序控制和閉環回路，以及為DSP提供原始濾波數據；而DSP主要的工作是從PGGA那里取來第一個加法器輸出的數據作為原始數據，再對數據進行濾波處理，最后的處理結果作為轉速的信息送給捷聯慣導系統。文章主要圍繞著如何提高陀螺的靈敏性能和穩定性來展開。分別從軟件和硬件兩個方面來討論如何提高陀螺的性能。軟件方面主要討論了前端采樣信號處理；陀螺轉速信息的濾波輸出以及閉環的調節。硬件方面主要討論了如何提高系統的穩定性、減小干涉信號的噪聲以及如何處理好DSP和PGGA之間的通信問題。 實踐表明，運用文中所討論的方法，陀螺的靈敏度和穩定性都有一定的提高，理論和方法切實有效。
上傳時間： 2013-04-24
上傳用戶：中國空軍
