出租車計費器,VHDL實現
出租車計費器,VHDL實現，對學數字邏輯的同學有幫助的。...
計費器技術資料
?? 資源總數：16413
?? 源代碼：47475
?? 電路圖：1
?? 計費器全部資料 (16413個)
軟件開發環境：ISE 7.1i 仿真環境：ModelSim SE 6.0 1. 自動售飲機 電話計費器程序
軟件開發環境：ISE 7.1i 仿真環境：ModelSim SE 6.0 1. 自動售飲機 電話計費器程序...
出租車計費系統的設計 2.1 出租車計費器工作原理 實際中出租車的計費工作原理一般分成3個階段： （1）車起步開始計費。首先顯示起步價（本次設計起步費為7.00元）,車在
出租車計費系統的設計 2.1 出租車計費器工作原理 實際中出租車的計費工作原理一般分成3個階段： （1）車起步開始計費。首先顯示起步價（本次設計起步費為7.00元）,車在...
verilog 寫的 電話計費器程序
verilog 寫的 電話計費器程序...
出租車計費器系統。起步價
出租車計費器系統。起步價，3km后按1.2元/km計算，當計費器達到20元時，每千米加收50 的車費。車停止和暫停時不計費。...
Verilog 實現的電話計費器 信號定義：decide： 電話局反饋回來的信號
Verilog 實現的電話計費器 信號定義：decide： 電話局反饋回來的信號，代表話務種類，“01”表示市話，“10”表示長話，“11”表示特話；...
基于FPGA實時電話計費器的設計
實時電話計費系統是企業、事業單位信息管理的一個重要組成部分。介紹了一種用FPGA器件實現電話計費系統的方法，并給出了設計框圖和詳細設計過程。設計采用Veriiog_HDL硬件語言。 ...
基于FPGA實時電話計費器的設計
實時電話計費系統是企業、事業單位信息管理的一個重要組成部分。介紹了一種用FPGA器件實現電話計費系統的方法，并給出了設計框圖和詳細設計過程。設計采用Veriiog_HDL硬件語言。 ...
該系統利用VHDL語言、PLD設計出租車計費系統
該系統利用VHDL語言、PLD設計出租車計費系統，以MAX+PLUSⅡ軟件作為開發平臺，設計了出租車計費器系統程序并進行了程序仿真。使其實現計費以及預置和模擬汽車啟動、停止、暫停等功能，并動態掃描顯示...
194個Protel99ses設計經典電路原理圖PCB工程文件合集 可以做為你的學習設計參考
194個Protel99ses設計經典電路原理圖PCB工程文件合集，可以做為你的學習設計參考1820溫度采集.ddb2003院電子競賽.ddb2005CCTVROBOT.ddb2051流水燈.ddb2...