通過介紹Multisim軟件的功能和特點,結(jié)合格雷瑪計數(shù)器的設(shè)計實例,敘述了在Multisim軟件平臺進行時序邏輯電路的設(shè)計原理及構(gòu)成方法,并利用軟件對設(shè)計進行仿真。
標簽： Multisim 時序邏輯 仿真 電路設(shè)計
上傳時間： 2014-01-05
上傳用戶：sunchao524
§1、安裝： SPB15.2 CD1～3，安裝1、2，第3為庫，不安裝 License安裝： 設(shè)置環(huán)境變量lm_license_file D:\Cadence\license.dat 修改license中SERVER yyh ANY 5280為SERVER zeng ANY 5280 §2、用Design Entry CIS(Capture)設(shè)計原理圖 進入Design Entry CIS Studio 設(shè)置操作環(huán)境\Options\Preferencses: 顏色：colors/Print 格子：Grid Display 雜項：Miscellaneous .........常取默認值
標簽： Cadence PCB
上傳時間： 2014-01-25
上傳用戶：wangcehnglin
本書主要介紹了基于cpld/fpga的數(shù)字通信系統(tǒng)的設(shè)計原理與建模方法。從通信系統(tǒng)的組成、eda概述及建模的概念開始（第1～2章），圍繞數(shù)字通信系統(tǒng)的vhdl設(shè)計與建模兩條主線，講述了常用基本電路的建模與vhdl編程設(shè)計（第3章），詳細地介紹了數(shù)字通信基帶信號的編譯碼、復(fù)接與分接、同步信號提取、數(shù)字通信基帶和頻帶收發(fā)信系統(tǒng)、偽隨機序列與誤碼檢測等的原理、建模與vhdl編程設(shè)計方法（第4～9章）。全書主要是基于cpld/fpga芯片和利用vhdl語言實現(xiàn)對數(shù)字通信單元及系統(tǒng)的建模與設(shè)計。 全書內(nèi)容新穎，循序漸進，概念清晰，針對性和應(yīng)用性強，既可作為高等院校通信與信息專業(yè)的高年級本科生教材或研究生的參考書，也可供科研人員及工程技術(shù)人員參考。
標簽： CPLD FPGA 數(shù)字通信 系統(tǒng)建模
上傳時間： 2014-01-03
上傳用戶：tiantian
針對目前廣泛對高精度頻率源的需求，利用FPGA設(shè)計一種恒溫晶振頻率校準系統(tǒng)。系統(tǒng)以GPS接收機提供的秒脈沖信號為基準源，通過結(jié)合高精度恒溫晶振短期穩(wěn)定度高與GPS長期穩(wěn)定特性好、跟蹤保持特性強的優(yōu)點，設(shè)計數(shù)字鎖相環(huán)調(diào)控恒溫晶振的頻率。詳細闡述系統(tǒng)的設(shè)計原理及方法，測試結(jié)果表明，恒溫晶振的頻率可快速被校準到10 MHz，頻率偏差小于0.01 Hz，具有良好的長期穩(wěn)定性，適合在多領(lǐng)域中作為時間頻率的標準。
標簽： GPS 恒溫晶振 頻率校準
上傳時間： 2014-08-19
上傳用戶：star_in_rain
單片機音樂程序的設(shè)計與實驗，包含音樂程序的設(shè)計原理。
標簽： 單片機 音樂程序 實驗
上傳時間： 2015-03-23
上傳用戶：lingzhichao
減1計數(shù)器 一、設(shè)計要求 用Verilog HDL語言設(shè)計一個計數(shù)器。 要求計數(shù)器具有異步置位/復(fù)位功能，可以進行自增和自減計數(shù)，其計數(shù)周期為2^N（N為二進制位數(shù)）。 二、設(shè)計原理 輸入/輸出說明： d：異步置數(shù)數(shù)據(jù)輸入； q：當前計數(shù)器數(shù)據(jù)輸出； clock：時鐘脈沖； count_en：計數(shù)器計數(shù)使能控制（1：計數(shù)/0：停止計數(shù)）； updown：計數(shù)器進行自加/自減運算控制（1：自加/0：自減）； load_d
標簽： Verilog 計數(shù)器 HDL 減
上傳時間： 2015-03-28
上傳用戶：zycidjl
使用STEL2000A設(shè)計擴品控制系統(tǒng)，包括設(shè)計方案和設(shè)計原理圖
標簽： 2000A STEL 2000 控制系統(tǒng)
上傳時間： 2014-01-15
上傳用戶：lps11188
這個是在參加電子設(shè)計大賽時的作品，里面包含了數(shù)控穩(wěn)壓電源的設(shè)計原理、細節(jié)、源碼
標簽： 電子設(shè)計大賽
上傳時間： 2014-06-23
上傳用戶：
本書主要介紹Altera公司的軟核CPU——nios和采用該CPU進行嵌入式系統(tǒng)設(shè)計的流程與方法。并以此為著眼點，介紹Altera的片上可編程系統(tǒng)SOPC的設(shè)計原理與實踐技術(shù)，引領(lǐng)讀者在低投入的情況下，較快地進入片上系統(tǒng)soc的殿堂。
標簽： CPU Altera nios 軟核
上傳時間： 2013-12-13
上傳用戶：haoxiyizhong
以 為核心設(shè)計的 具有恒流控制功能、多種電池充滿檢知功 能、多種充電狀態(tài)顯示功能、多種保護功能等。該 充電器用于 版本，即 集線器要能提供 電流。 在本文中重點介紹 硬件設(shè)計原理、軟件設(shè)計流程圖及說明、 注意事項等。使用者在利用 開發(fā)產(chǎn)品時可參考或直接引用。
標簽： 1049307 1049287 1049283 1049289
上傳用戶：wangyi39
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
