<code id="8oso4"></code>
<input id="8oso4"></input>
在國家重大科學(xué)工程HIRFL-CSR的CSR控制系統(tǒng)中，需要高速數(shù)據(jù)獲取和處理系統(tǒng)。該系統(tǒng)通常采用存儲(chǔ)器作為數(shù)據(jù)緩沖存儲(chǔ)。同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器SDRAM憑借其集成度高、功耗低、可靠性高、處理能力強(qiáng)等優(yōu)勢成為最佳選擇。但是SDRAM卻具有復(fù)雜的時(shí)序，為了降低成本，所以采用目前很為流行的EDA技術(shù)，選擇可編程邏輯器件中廣泛使用的現(xiàn)場可編程門陣列FPGA，使用硬件描述語言VHDL，遵循先進(jìn)的自頂向下的設(shè)計(jì)思想實(shí)現(xiàn)對SDRAM控制器的設(shè)計(jì)。 論文引言部分簡單介紹了CSR控制系統(tǒng)，指出論文的課題來源與實(shí)際意義。第二章首先介紹了存儲(chǔ)器的概況與性能指標(biāo)，其次較為詳細(xì)介紹了動(dòng)態(tài)存儲(chǔ)器DRAM的基本時(shí)序，最后對同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器SDRAM進(jìn)行詳盡論述，包括性能、特點(diǎn)、結(jié)構(gòu)以及最為重要的一些操作和時(shí)序。第三、四章分別論述本課題的SDRAM控制器硬件與軟件設(shè)計(jì)，重點(diǎn)介紹了具體芯片與FPGA設(shè)計(jì)技術(shù)。第五章為該SDRAM控制器在CsR控制系統(tǒng)中的一個(gè)經(jīng)典應(yīng)用，即同步事例處理器。最后對FPGA技術(shù)進(jìn)行總結(jié)與展望。 本論文完整論述了控制器的設(shè)計(jì)原理和具體實(shí)現(xiàn)。從測試的結(jié)果來看，本控制器無論從結(jié)構(gòu)上，還是軟硬件上設(shè)計(jì)均滿足了工程實(shí)際要求。
標(biāo)簽： SDRAM FPGA 制器設(shè)計(jì)
上傳時(shí)間： 2013-07-11
上傳用戶：hasan2015
近年來，GPS技術(shù)迅速發(fā)展，并隨著3G時(shí)代的到來，其應(yīng)用領(lǐng)域日益廣闊，需求量與日俱增。與此同時(shí)，隨著電路系統(tǒng)設(shè)計(jì)越來越復(fù)雜，上市時(shí)間日益縮短，集成電路設(shè)計(jì)方法面臨重大變革。因此采用新型方法學(xué)來設(shè)計(jì)GPS接收系統(tǒng)是必要的。 本文基于GPS原理，采用可復(fù)用的IP技術(shù)和軟硬協(xié)同設(shè)計(jì)技術(shù)，設(shè)計(jì)了一種高性能的GPS SOC接收系統(tǒng)。論文首先分析了GPS信號解調(diào)的原理，提出了一種高性能的捕獲和跟蹤系統(tǒng)結(jié)構(gòu)，詳細(xì)說明了其工作流程和設(shè)計(jì)原理。其次，基于高性能總線的選取提出了整個(gè)基帶系統(tǒng)地結(jié)構(gòu)，并闡明了總線上的各個(gè)模塊設(shè)計(jì)方法。采用了直接復(fù)用的測試手段和FPGA的測試平臺(tái)，縮短開發(fā)周期，而且保證了對整個(gè)系統(tǒng)測試的覆蓋率。本文所設(shè)計(jì)的系統(tǒng)最大特色在于易于集成到其它系統(tǒng)中，并且僅占用10個(gè)芯片端口，實(shí)現(xiàn)了IP化的設(shè)計(jì)目的。 最后本文介紹了測試過程中所采用的基于FPGA平臺(tái)的仿真驗(yàn)證方案和測試方法，并給出了最終的測試結(jié)果，達(dá)到了對衛(wèi)星信號搜索定位的目的。
標(biāo)簽： FPGA GPS 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：starlet007
·出版發(fā)行出版地：北京出版者名稱：機(jī)械工業(yè)出版社出版日期：1994.7分類號：TM302-62ISBNISBN：7-111-03969-6定價(jià)：$30載體形態(tài)數(shù)量及單位：715頁尺寸或開本：20cm提要、文摘或全文本書介紹了中小型電機(jī)設(shè)計(jì)基礎(chǔ)知識(shí)和設(shè)計(jì)原理、方法與程序等。
標(biāo)簽： 電機(jī)設(shè)計(jì)
上傳用戶：ivan-mtk
· 摘要： 介紹了DSP,論述了TMS320C5416DSP芯片及其開發(fā)環(huán)境,給出了一個(gè)FIR濾波器的設(shè)計(jì)原理.
標(biāo)簽： FIR 語音信號 濾波器
上傳用戶：zxianyu
基于FPGA的數(shù)字頻率計(jì)的設(shè)計(jì)11利用VHDL 硬件描述語言設(shè)計(jì),并在EDA(電子設(shè)計(jì)自動(dòng)化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實(shí)現(xiàn)數(shù)字頻率計(jì)的設(shè)計(jì)原理及相關(guān)程序
標(biāo)簽： FPGA VHDL 數(shù)字頻率計(jì) 硬件描述語言
上傳時(shí)間： 2013-08-06
上傳用戶：taozhihua1314
摘要本文介紹了一種用CPLD設(shè)計(jì)GPS數(shù)字通道相關(guān)器中C／A碼產(chǎn)生囂的方法，詳細(xì)分析了設(shè)計(jì)原理并給出了相應(yīng)的仿真結(jié)果．這種設(shè)計(jì)方法已在我們研制的GPS，GLONASS兼容機(jī)中得到實(shí)際應(yīng)用。
標(biāo)簽： CPLD GPS 數(shù)字
上傳時(shí)間： 2013-09-01
上傳用戶：wangdean1101
課程目的：通過設(shè)計(jì)原理圖及印制電路板\r\n 圖掌握Protel 99 SE的操作方\r\n 法，培養(yǎng)大家的動(dòng)手能力，增\r\n 強(qiáng)基本技能。
標(biāo)簽： Protel 99 SE 設(shè)計(jì)實(shí)驗(yàn)
上傳時(shí)間： 2013-09-12
上傳用戶：ydd3625
經(jīng)典的pc電源電路設(shè)計(jì)原理
標(biāo)簽： 494 339 TL LM
上傳時(shí)間： 2013-11-06
上傳用戶：tzl1975
介紹了 PL3105 載波通信功能的應(yīng)用接口，分析了基于該芯片的低壓電力線載波通信應(yīng)用的硬件電路設(shè)計(jì)原理，并給出了相應(yīng)的電路圖和各節(jié)點(diǎn)的實(shí)測波形。
標(biāo)簽： 3105 PL 低壓電力線 載波通信
上傳時(shí)間： 2013-11-14
上傳用戶：ArmKing88
測量傳感頭Rogowski線圈是光電電流互感器的關(guān)鍵部分。通過分析Rogowski線圈的測量原理及Rogowski線圈的等效電路,導(dǎo)出了測量關(guān)系。對Rogowski線圈的采樣信號進(jìn)行預(yù)處理,分析了處理電路的頻率特性。Rogowski線圈及其處理電路的實(shí)驗(yàn)數(shù)據(jù)表明,被測電流與輸出電壓之間呈良好的線性關(guān)系, Rogowski線圈具有非常充裕的帶寬。
標(biāo)簽： Rogowski 線圈 電路 分
上傳時(shí)間： 2013-10-11
上傳用戶：Aeray
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
