是一個(gè)學(xué)生管理系統(tǒng)的報(bào)告 里面含有非常詳盡的設(shè)計(jì)流程 需要者可以使用
標(biāo)簽： 管理系統(tǒng) 報(bào)告 設(shè)計(jì)流程
上傳時(shí)間： 2013-12-15
上傳用戶：leehom61
IC設(shè)計(jì)流程，在candence環(huán)境中運(yùn)用，設(shè)計(jì)電路，仿真波形
標(biāo)簽： IC設(shè)計(jì)流程
上傳時(shí)間： 2013-12-07
上傳用戶：moerwang
VHDL FPGA 設(shè)計(jì)流程，基本原理和方法，比較全面。
標(biāo)簽： VHDL FPGA 設(shè)計(jì)流程
上傳時(shí)間： 2017-03-11
上傳用戶：changeboy
簡(jiǎn)單介紹FPGA設(shè)計(jì)流程，讓你10分鐘了解FPGA的設(shè)計(jì)流程。
標(biāo)簽： FPGA 設(shè)計(jì)流程
上傳時(shí)間： 2014-01-04
上傳用戶：頂?shù)弥?/p>
FPGA設(shè)計(jì)流程指南 介紹基本的設(shè)計(jì)方法
標(biāo)簽： FPGA 設(shè)計(jì)流程 設(shè)計(jì)方法
上傳時(shí)間： 2013-12-29
上傳用戶：TF2015
SE-Candence SOC Encounter工具使用設(shè)計(jì)流程，源于一項(xiàng)項(xiàng)目
標(biāo)簽： SE-Candence Encounter SOC 設(shè)計(jì)流程
上傳時(shí)間： 2017-06-09
上傳用戶：爺?shù)臍赓|(zhì)
IC設(shè)計(jì)流程及工具,各個(gè)階段所用到的eda軟件的介紹
標(biāo)簽： eda IC設(shè)計(jì)流程 軟件
上傳時(shí)間： 2013-12-17
上傳用戶：古谷仁美
VHDL設(shè)計(jì)實(shí)體的基本結(jié)構(gòu) VHDL的語言要素 用VHDL實(shí)現(xiàn)電路設(shè)計(jì)的方法 VHDL設(shè)計(jì)流程
標(biāo)簽： VHDL 實(shí)體 基本結(jié)構(gòu) 語言
上傳時(shí)間： 2014-01-06
上傳用戶：dongbaobao
QuartusⅡ軟件的安裝方法和工程的基本設(shè)計(jì)流程； 通過簡(jiǎn)單的實(shí)例演示各流程以及常用工具的使用方法，熟悉QuartusⅡ軟件的用戶界面、常用工具和設(shè)計(jì)流程； 宏功能模塊的配置和SignalTapⅡ邏輯分析儀的使用方法。
標(biāo)簽： Quartus 軟件 安裝方法 工程
上傳時(shí)間： 2017-08-17
上傳用戶：dragonhaixm
Altera IP核8B10B編碼器的完整設(shè)計(jì)流程包括Altera IP的定制、仿真和實(shí)現(xiàn)的全過程
標(biāo)簽： Altera 8B10B IP核 編碼器
上傳時(shí)間： 2017-08-19
上傳用戶：lizhizheng88
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
