相 關(guān) 資 源

• SE-Candence SOC Encounter工具使用設(shè)計(jì)流程免費(fèi)下載

  資源簡(jiǎn)介：SE-Candence SOC Encounter工具使用設(shè)計(jì)流程，源于一項(xiàng)項(xiàng)目

  標(biāo)簽： SE-Candence Encounter SOC 設(shè)計(jì)流程

  上傳時(shí)間： 2017-06-09

  上傳用戶：爺?shù)臍赓|(zhì)

• QuartusⅡ軟件的安裝方法和工程的基本設(shè)計(jì)流程； 通過(guò)簡(jiǎn)單的實(shí)例演示各流程以及常用工具的使用方法免費(fèi)下載

  資源簡(jiǎn)介：QuartusⅡ軟件的安裝方法和工程的基本設(shè)計(jì)流程； 通過(guò)簡(jiǎn)單的實(shí)例演示各流程以及常用工具的使用方法，熟悉QuartusⅡ軟件的用戶界面、常用工具和設(shè)計(jì)流程； 宏功能模塊的配置和SignalTapⅡ邏輯分析儀的使用方法。

  標(biāo)簽： Quartus 軟件 安裝方法 工程

  上傳時(shí)間： 2017-08-17

  上傳用戶：dragonhaixm

• 集成電路設(shè)計(jì)制造中EDA工具實(shí)用教程免費(fèi)下載

  資源簡(jiǎn)介：《集成電路設(shè)計(jì)制造中EDA工具實(shí)用教程》共17章，分為三個(gè)部分。第一部分介紹半導(dǎo)體工藝和半導(dǎo)體器件仿真工具，分別介紹了Synopsys公司的TSUPREM4/MEDICI，ISE TCAD和Silvaco公司的Athena/Atlas等TCAD工具及其使用，并以ESD靜電放電防護(hù)器件的設(shè)計(jì)及驗(yàn)證為實(shí)例...

  標(biāo)簽： 集成電路 eda

  上傳時(shí)間： 2022-07-16

  上傳用戶：zhaiyawei

• EDK9．1i和ISE9．1i等工具的設(shè)計(jì)使用流程免費(fèi)下載

  資源簡(jiǎn)介：介紹了Xilinx最新的EDK9．1i和ISE9．1i等工具的設(shè)計(jì)使用流程

  標(biāo)簽： EDK9 ISE9 流程

  上傳時(shí)間： 2013-08-16

  上傳用戶：sunjet

• 本章詳細(xì)介紹了基于ISE的FPGA設(shè)計(jì)流程以及多個(gè)輔助工具（XST、XPower、PACE、ModelSim、Synplify以及MATLAB）的使用方法。首先介紹了ISE軟件主要特性及其安裝流程免費(fèi)下載

  資源簡(jiǎn)介：本章詳細(xì)介紹了基于ISE的FPGA設(shè)計(jì)流程以及多個(gè)輔助工具（XST、XPower、PACE、ModelSim、Synplify以及MATLAB）的使用方法。首先介紹了ISE軟件主要特性及其安裝流程，然后介紹了如何通過(guò)ISE完成FPGA設(shè)計(jì)，

  標(biāo)簽： ISE ModelSim Synplify XPower

  上傳時(shí)間： 2016-11-06

  上傳用戶：mpquest

• 介紹了Xilinx最新的EDK9．1i和ISE9．1i等工具的設(shè)計(jì)使用流程免費(fèi)下載

  資源簡(jiǎn)介：介紹了Xilinx最新的EDK9．1i和ISE9．1i等工具的設(shè)計(jì)使用流程

  標(biāo)簽： Xilinx EDK9 ISE9 流程

  上傳時(shí)間： 2013-12-24

  上傳用戶：gonuiln

• 用ISE中各種工具設(shè)計(jì)“運(yùn)動(dòng)計(jì)時(shí)表”.加深對(duì)FPGA/CPLD設(shè)計(jì)流程的理解免費(fèi)下載

  資源簡(jiǎn)介：用ISE中各種工具設(shè)計(jì)“運(yùn)動(dòng)計(jì)時(shí)表”.加深對(duì)FPGA/CPLD設(shè)計(jì)流程的理解，體會(huì)ISE集成的各種設(shè)計(jì)工具的使用方法與技巧。

  標(biāo)簽： FPGA CPLD ISE 工具設(shè)計(jì)

  上傳時(shí)間： 2016-06-28

  上傳用戶：chens000

• 通過(guò)簡(jiǎn)單的實(shí)例演示各流程以及常用工具的使用方法免費(fèi)下載

  資源簡(jiǎn)介：通過(guò)簡(jiǎn)單的實(shí)例演示各流程以及常用工具的使用方法，熟悉QuartusⅡ軟件的用戶界面、常用工具和設(shè)計(jì)流程；

  標(biāo)簽： 流程

  上傳時(shí)間： 2013-12-23

  上傳用戶：lepoke

• 射頻電路PCB設(shè)計(jì) 介紹采用Protel99 SE進(jìn)行射頻電路PCB設(shè)計(jì)的流程。為保證電路性能免費(fèi)下載

  資源簡(jiǎn)介：射頻電路PCB設(shè)計(jì) 介紹采用Protel99 SE進(jìn)行射頻電路PCB設(shè)計(jì)的流程。為保證電路性能，在進(jìn)行射頻電路PCB設(shè)計(jì)時(shí)應(yīng)考慮電磁兼容性，因而重點(diǎn)討論元器件的布線原則來(lái)達(dá)到電磁兼容的目的。

  標(biāo)簽： PCB Protel 射頻電路 99

  上傳時(shí)間： 2014-01-05

  上傳用戶：asasasas

• Cadence® SOC Encounter􀀀 RTL到GDSII系統(tǒng)為Cadence® Encounter數(shù)字集成電路設(shè)計(jì)平臺(tái)的一個(gè)產(chǎn)品配置。支持超過(guò)5000萬(wàn)門(mén)180納免費(fèi)下載

  資源簡(jiǎn)介：Cadence&reg SOC Encounter&#1048576 RTL到GDSII系統(tǒng)為Cadence&reg Encounter數(shù)字集成電路設(shè)計(jì)平臺(tái)的一個(gè)產(chǎn)品配置。支持超過(guò)5000萬(wàn)門(mén)180納米以下工藝的層次化設(shè)計(jì)

  標(biāo)簽： Encounter Cadence reg 1048576

  上傳時(shí)間： 2016-12-28

  上傳用戶：zhenyushaw

• 是一個(gè)學(xué)生管理系統(tǒng)的報(bào)告 里面含有非常詳盡的設(shè)計(jì)流程 需要者可以使用免費(fèi)下載

  資源簡(jiǎn)介：是一個(gè)學(xué)生管理系統(tǒng)的報(bào)告 里面含有非常詳盡的設(shè)計(jì)流程 需要者可以使用

  標(biāo)簽： 管理系統(tǒng) 報(bào)告 設(shè)計(jì)流程

  上傳時(shí)間： 2013-12-15

  上傳用戶：leehom61

• IC設(shè)計(jì)流程及工具,各個(gè)階段所用到的eda軟件的介紹免費(fèi)下載

  資源簡(jiǎn)介：IC設(shè)計(jì)流程及工具,各個(gè)階段所用到的eda軟件的介紹

  標(biāo)簽： eda IC設(shè)計(jì)流程 軟件

  上傳時(shí)間： 2013-12-17

  上傳用戶：古谷仁美

• FilterPro低通濾波器設(shè)計(jì)工具使用中文手冊(cè)免費(fèi)下載

  資源簡(jiǎn)介：FilterPro低通濾波器設(shè)計(jì)工具使用中文手冊(cè)

  標(biāo)簽： filterpro 低通濾波器

  上傳時(shí)間： 2022-03-23

  上傳用戶：

• Vivado設(shè)計(jì)流程指導(dǎo)手冊(cè)-含安裝流程與仿真免費(fèi)下載

  資源簡(jiǎn)介：Vivado設(shè)計(jì)分為Project Mode和Non-project Mode兩種模式，一般簡(jiǎn)單設(shè)計(jì)中，我們常用的是Project Mode。在本手冊(cè)中，我們將以一個(gè)簡(jiǎn)單的實(shí)驗(yàn)案例，一步一步的完成Vivado的整個(gè)設(shè)計(jì)流程一、新建工程1、打開(kāi)Vivado 2013.4開(kāi)發(fā)工具，可通過(guò)桌面快捷方式或開(kāi)始菜單...

  標(biāo)簽： vivado

  上傳時(shí)間： 2022-05-28

  上傳用戶：默默

• PHP留言本 設(shè)計(jì)流程： 1.需求分析： 留言本要是實(shí)現(xiàn)的功能是用戶留言免費(fèi)下載

  資源簡(jiǎn)介：PHP留言本 設(shè)計(jì)流程： 1.需求分析： 留言本要是實(shí)現(xiàn)的功能是用戶留言，回復(fù)留言。顯示留言用戶的信息，顯示回復(fù)信息和回復(fù)信息的用戶信息。設(shè)計(jì)一個(gè)管理員管理留言功能。 2．?dāng)?shù)據(jù)庫(kù)設(shè)計(jì)： 在mysql下創(chuàng)建相應(yīng)的數(shù)據(jù)庫(kù)。 3.代碼編寫(xiě)： 使用php語(yǔ)言編寫(xiě)...

  標(biāo)簽： PHP 留言本 分 用戶

  上傳時(shí)間： 2015-11-16

  上傳用戶：wanghui2438

• 局域網(wǎng)通信工具設(shè)計(jì)實(shí)現(xiàn) 本文討論一種基于SOCket的局域網(wǎng)通信工具的設(shè)計(jì)與實(shí)現(xiàn)方法。基于SOCket的局域網(wǎng)通信軟件可以為局域網(wǎng)提供一種良好免費(fèi)下載

  資源簡(jiǎn)介：局域網(wǎng)通信工具設(shè)計(jì)實(shí)現(xiàn) 本文討論一種基于SOCket的局域網(wǎng)通信工具的設(shè)計(jì)與實(shí)現(xiàn)方法。基于SOCket的局域網(wǎng)通信軟件可以為局域網(wǎng)提供一種良好，安全，快速的通信機(jī)制。它的使用能有效地降低局域網(wǎng)通信負(fù)荷，提高局域網(wǎng)的使用效率，可以很好地解決內(nèi)部局域網(wǎng)的各...

  標(biāo)簽： SOCket 局域網(wǎng)通信 局域網(wǎng) 實(shí)現(xiàn)方法

  上傳時(shí)間： 2014-11-27

  上傳用戶：dongqiangqiang

• DSP Builder設(shè)計(jì)初步,介紹Matlab/DSP Builder及其設(shè)計(jì)流程免費(fèi)下載

  資源簡(jiǎn)介：DSP Builder設(shè)計(jì)初步,介紹Matlab/DSP Builder及其設(shè)計(jì)流程，正弦信號(hào)發(fā)生器完整的設(shè)計(jì)過(guò)程，以及使用Matlab、quartusII\modelsim詳細(xì)的仿真過(guò)程。

  標(biāo)簽： Builder DSP Matlab 設(shè)計(jì)流程

  上傳時(shí)間： 2013-12-24

  上傳用戶：nanfeicui

• 這個(gè)是我的數(shù)據(jù)庫(kù)的課程設(shè)計(jì):超市商品數(shù)據(jù)管理系統(tǒng)的設(shè)計(jì),,采用面向C/S模式的通用開(kāi)發(fā)工具Delphi設(shè)計(jì)其前臺(tái)的操作免費(fèi)下載

  資源簡(jiǎn)介：這個(gè)是我的數(shù)據(jù)庫(kù)的課程設(shè)計(jì):超市商品數(shù)據(jù)管理系統(tǒng)的設(shè)計(jì),,采用面向C/S模式的通用開(kāi)發(fā)工具Delphi設(shè)計(jì)其前臺(tái)的操作，數(shù)據(jù)庫(kù)系統(tǒng)的開(kāi)發(fā)環(huán)境使用SQL SERVER2000.

  標(biāo)簽： Delphi 數(shù)據(jù)庫(kù) 商 開(kāi)發(fā)工具

  上傳時(shí)間： 2013-12-24

  上傳用戶：shanml

• IC設(shè)計(jì)流程免費(fèi)下載

  資源簡(jiǎn)介：IC設(shè)計(jì)流程，在candence環(huán)境中運(yùn)用，設(shè)計(jì)電路，仿真波形

  標(biāo)簽： IC設(shè)計(jì)流程

  上傳時(shí)間： 2013-12-07

  上傳用戶：moerwang

• 華為FPGA設(shè)計(jì)流程指南.rar免費(fèi)下載

  資源簡(jiǎn)介：FPGA設(shè)計(jì)流程指南，非常好的資料!特別是新手，認(rèn)真學(xué)習(xí)后，能使自已的水平提高。

  標(biāo)簽： FPGA 華為 設(shè)計(jì)流程

  上傳時(shí)間： 2013-07-24

  上傳用戶：清風(fēng)冷雨

• QuartusII軟件設(shè)計(jì)流程免費(fèi)下載

  資源簡(jiǎn)介：QuartusII軟件設(shè)計(jì)流程:比較清楚的介紹了QuartusII軟件設(shè)計(jì)流程,適合初學(xué)者

  標(biāo)簽： QuartusII 軟件設(shè)計(jì) 流程

  上傳時(shí)間： 2013-06-02

  上傳用戶：plsee

• 華為FPGA設(shè)計(jì)流程指南免費(fèi)下載

  資源簡(jiǎn)介：華為FPGA設(shè)計(jì)流程指南.......華為FPGA設(shè)計(jì)流程指南

  標(biāo)簽： FPGA 華為 設(shè)計(jì)流程

  上傳時(shí)間： 2013-05-29

  上傳用戶：1134473521

• FPGA設(shè)計(jì)流程指南免費(fèi)下載

  資源簡(jiǎn)介：FPGA設(shè)計(jì)流程指南\r\n介紹基本的設(shè)計(jì)方法

  標(biāo)簽： FPGA 設(shè)計(jì)流程

  上傳時(shí)間： 2013-08-08

  上傳用戶：佳期如夢(mèng)

• 簡(jiǎn)單介紹FPGA設(shè)計(jì)流程免費(fèi)下載

  資源簡(jiǎn)介：簡(jiǎn)單介紹FPGA設(shè)計(jì)流程，讓你10分鐘了解FPGA的設(shè)計(jì)流程。

  標(biāo)簽： FPGA 設(shè)計(jì)流程

  上傳時(shí)間： 2013-08-10

  上傳用戶：gaoqinwu

• VHDL FPGA設(shè)計(jì)流程免費(fèi)下載

  資源簡(jiǎn)介：VHDL FPGA 設(shè)計(jì)流程，基本原理和方法，比較全面。

  標(biāo)簽： VHDL FPGA 設(shè)計(jì)流程

  上傳時(shí)間： 2013-08-12

  上傳用戶：china97wan

• FPGA設(shè)計(jì)流程:全面了解fpga的開(kāi)發(fā)過(guò)程免費(fèi)下載

  資源簡(jiǎn)介：FPGA設(shè)計(jì)流程:全面了解fpga的開(kāi)發(fā)過(guò)程

  標(biāo)簽： FPGA fpga 設(shè)計(jì)流程 過(guò)程

  上傳時(shí)間： 2013-08-15

  上傳用戶：wanghui2438

• FPGA設(shè)計(jì)流程免費(fèi)下載

  資源簡(jiǎn)介：FPGA設(shè)計(jì)流程，相當(dāng)經(jīng)典，好東西大家分享

  標(biāo)簽： FPGA 設(shè)計(jì)流程

  上傳時(shí)間： 2013-08-18

  上傳用戶：daguogai

• 華為FPGA設(shè)計(jì)流程指南免費(fèi)下載

  資源簡(jiǎn)介：華為FPGA設(shè)計(jì)流程指南:本部門(mén)所承擔(dān)的FPGA設(shè)計(jì)任務(wù)主要是兩方面的作用：系統(tǒng)的原型實(shí)現(xiàn)和ASIC的原型驗(yàn)證。編寫(xiě)本流程的目的是：在于規(guī)范整個(gè)設(shè)計(jì)流程，實(shí)現(xiàn)開(kāi)發(fā)的合理性、一致性、高效性。形成風(fēng)格良好和完整的文檔。實(shí)現(xiàn)在FPGA不同廠家之間以及從FPGA到ASIC...

  標(biāo)簽： FPGA 華為 設(shè)計(jì)流程

  上傳時(shí)間： 2013-08-22

  上傳用戶：shengyj12345

• 1.3.5 嵌入微處理器的FPGA設(shè)計(jì)流程免費(fèi)下載

  資源簡(jiǎn)介：1.3.5 嵌入微處理器的FPGA設(shè)計(jì)流程。

  標(biāo)簽： FPGA 嵌入微處理器 設(shè)計(jì)流程

  上傳時(shí)間： 2013-11-08

  上傳用戶：ljj722

• 1.3 FPGA的設(shè)計(jì)流程免費(fèi)下載

  資源簡(jiǎn)介：1.3 FPGA的設(shè)計(jì)流程。

  標(biāo)簽： FPGA 1.3 設(shè)計(jì)流程

  上傳時(shí)間： 2013-10-09

  上傳用戶：lwwhust