亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

焊接元器件識(shí)別教程

焊接元器件識(shí)別教程

標(biāo)簽： 焊接 元器件識(shí)別 教程

上傳時(shí)間： 2013-11-20

上傳用戶(hù)：ghostparker

通過(guò)FPGA提高工業(yè)應(yīng)用靈活性的5種方法

　　可編程邏輯器件（PLD）是嵌入式工業(yè)設(shè)計(jì)的關(guān)鍵元器件。在工業(yè)設(shè)計(jì)中，PLD已經(jīng)從提供簡(jiǎn)單的膠合邏輯發(fā)展到使用FPGA作為協(xié)處理器。該技術(shù)在通信、電機(jī)控制、I/O模塊以及圖像處理等應(yīng)用中支持 I/O 擴(kuò)展，替代基本的微控制器 （MCU） 或者數(shù)字信號(hào)處理器 （DSP）。 　　隨著系統(tǒng)復(fù)雜度的提高，F(xiàn)PGA還能夠集成整個(gè)芯片系統(tǒng)（SoC），與分立的 MCU、DSP、ASSP，以及 ASIC解決方案相比，大幅度降低了成本。不論是用作協(xié)處理器還是SoC，Altera FPGA在您的工業(yè)應(yīng)用中都具有以下優(yōu)點(diǎn)： 　　1. 設(shè)計(jì)集成——使用FPGA作為協(xié)處理器或者SoC，在一個(gè)器件平臺(tái)上集成 IP和軟件堆棧，從而降低成本。 　　2. 可重新編程能力——在一個(gè)公共開(kāi)發(fā)平臺(tái)的一片 FPGA中，使工業(yè)設(shè)計(jì)能夠適應(yīng)協(xié)議、IP以及新硬件功能的發(fā)展變化。 　　3. 性能調(diào)整——通過(guò)FPGA中的嵌入式處理器、定制指令和IP模塊，增強(qiáng)性能，滿(mǎn)足系統(tǒng)要求。 　　4. 過(guò)時(shí)保護(hù)——較長(zhǎng)的 FPGA 產(chǎn)品生命周期，通過(guò) FPGA 新系列的器件移植，延長(zhǎng)工業(yè)產(chǎn)品的生命周期，保護(hù)硬件不會(huì)過(guò)時(shí)。 　　5. 熟悉的工具——使用熟悉的、功能強(qiáng)大的集成工具，簡(jiǎn)化設(shè)計(jì)和軟件開(kāi)發(fā)、IP集成以及調(diào)試。

標(biāo)簽： FPGA 工業(yè)應(yīng)用

上傳時(shí)間： 2013-11-18

上傳用戶(hù)：tb_6877751

賽靈思spartan6系列FPGA片內(nèi)資源設(shè)計(jì)指導(dǎo)

賽靈思spartan6系列FPGA片內(nèi)資源設(shè)計(jì)指導(dǎo)

標(biāo)簽： spartan6 FPGA 賽靈思 資源

上傳時(shí)間： 2013-10-16

上傳用戶(hù)：wang0123456789

PADS制作鍋?zhàn)衅馕?/a>

標(biāo)簽： PADS

上傳時(shí)間： 2013-10-15

上傳用戶(hù)：范縝東苑

PCB元器件的布局及導(dǎo)線(xiàn)的布設(shè)原則

PCB元器件的布局及導(dǎo)線(xiàn)的布設(shè)原則

標(biāo)簽： PCB 元器件 布局 導(dǎo)線(xiàn)

上傳時(shí)間： 2015-01-02

上傳用戶(hù)：1966649934

元器件封裝規(guī)格大全

元器件封裝規(guī)格大全

標(biāo)簽： 元器件 封裝規(guī)格

上傳時(shí)間： 2013-10-21

上傳用戶(hù)：66666

PCB板元器件圖像的分割方法

針對(duì)PCB板元器件缺漏這一具體問(wèn)題,提出了在背光環(huán)境下對(duì)獲取到的PCB板圖像,結(jié)合RGB色彩特征用OTSU閥值方法進(jìn)行分割,結(jié)果優(yōu)于傳統(tǒng)的OTSU閥值方法。

標(biāo)簽： PCB 元器件 圖像 分割方法

上傳時(shí)間： 2013-10-08

上傳用戶(hù)：zhuyibin

IC封裝製程簡(jiǎn)介(IC封裝制程簡(jiǎn)介)

半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場(chǎng)合非常廣泛，圖一是常見(jiàn)的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來(lái)劃分類(lèi)別，圖一中不同類(lèi)別的英文縮寫(xiě)名稱(chēng)原文為   PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array         雖然半導(dǎo)體元件的外型種類(lèi)很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。    從半導(dǎo)體元件的外觀(guān)，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過(guò)伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線(xiàn)連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請(qǐng)注意圖三中有一條銲線(xiàn)從中斷裂，那是使用不當(dāng)引發(fā)過(guò)電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。   圖四是常見(jiàn)的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線(xiàn)，若以L(fǎng)ED二支接腳的極性來(lái)做分別，晶片是貼附在負(fù)極的腳上，經(jīng)由銲線(xiàn)連接正極的腳。當(dāng)LED通過(guò)正向電流時(shí)，晶片會(huì)發(fā)光而使LED發(fā)亮，如圖六所示。     半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱(chēng)為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱(chēng)為IC封裝製程，又可細(xì)分成晶圓切割、黏晶、銲線(xiàn)、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡(jiǎn)介這兩段的製造程序。

標(biāo)簽： 封裝 IC封裝 制程

上傳時(shí)間： 2013-11-04

上傳用戶(hù)：372825274

電子元器件識(shí)別(含圖片)

電子元器件識(shí)別(含圖片)

標(biāo)簽： 電子元器件 識(shí)別

上傳時(shí)間： 2013-11-06

上傳用戶(hù)：ysystc699

一種電子元器件的簡(jiǎn)易測(cè)量方法

針對(duì)電子元件的測(cè)量問(wèn)題，提出了一種簡(jiǎn)易測(cè)量方法。采用555多諧振蕩電路，通過(guò)C8051F060單片機(jī)控制測(cè)量電阻、電容對(duì)應(yīng)振蕩電路所產(chǎn)生的頻率實(shí)現(xiàn)各個(gè)參數(shù)的測(cè)量，一方面測(cè)量精度較高，另一方面便于使儀表實(shí)現(xiàn)自動(dòng)化，并可語(yǔ)音播報(bào)使其更加智能化。應(yīng)用結(jié)果表明：該測(cè)量方法所用元器件少、電路簡(jiǎn)單，誤差在±5%以?xún)?nèi)，滿(mǎn)足實(shí)際測(cè)量要求。

標(biāo)簽： 電子元器件 測(cè)量方法

上傳時(shí)間： 2013-11-06

上傳用戶(hù)：huang111