青草影视电视剧免费播放在线观看,国产日产欧美一区二区视频,一区二区三区久久

超高速

LVDS與高速PCB設計

LVDS(低壓差分信號)標準ANSI/TIA /E IA26442A22001廣泛應用于許多接口器件和一些ASIC及FPGA中。文中探討了LVDS的特點及其PCB (印制電路板)設計,糾正了某些錯誤認識。應用傳輸線理論分析了單線阻抗、雙線阻抗及LVDS差分阻抗計算方法,給出了計算單線阻抗和差分阻抗的公式,通過實際計算說明了差分阻抗與單線阻抗的區別,并給出了PCB布線時的幾點建議。關鍵詞: LVDS, 阻抗分析, 阻抗計算, PCB設計 LVDS (低壓差分信號)是高速、低電壓、低功率、低噪聲通用I/O接口標準,其低壓擺幅和差分電流輸出模式使EM I (電磁干擾)大大降低。由于信號輸出邊緣變化很快,其信號通路表現為傳輸線特性。因此,在用含有LVDS接口的Xilinx或Altera等公司的FP2GA及其它器件進行PCB (印制電路板)設計時,超高速PCB設計和差分信號理論就顯得特別重要。

標簽： LVDS PCB

上傳時間： 2013-10-31

上傳用戶：adada
介紹了基于FPGA的多功能計程車計價器的電路設計。該設計采用了可編程邏輯器件FPGA的ASIC設計

介紹了基于FPGA的多功能計程車計價器的電路設計。該設計采用了可編程邏輯器件FPGA的ASIC設計，并基于超高速硬件描述語言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上編程實現了整個系統的控制部分，整個自動控制系統由四個模塊構成：秒分頻模塊、控制模塊、計量模塊和譯碼顯示模塊。該設計不僅僅實現了顯示計程車計費的功能，其多功能表現在它可以通過選擇鍵選擇顯示計程車累計走的總路程和乘客乘載的時間。計時、計程、計費準確可靠，應用于實際當中有較好的實用價值和較高的可行性。

標簽： FPGA ASIC 多功能可編程邏輯器件

上傳時間： 2014-07-27

上傳用戶：llandlu
介紹了基于FPGA的多功能計程車計價器的電路設計。該設計采用了可編程邏輯器件FPGA的ASIC設計

介紹了基于FPGA的多功能計程車計價器的電路設計。該設計采用了可編程邏輯器件FPGA的ASIC設計，并基于超高速硬件描述語言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上編程實現了整個系統的控制部分，整個自動控制系統由四個模塊構成：秒分頻模塊、控制模塊、計量模塊和譯碼顯示模塊。該設計不僅僅實現了顯示計程車計費的功能，其多功能表現在它可以通過選擇鍵選擇顯示計程車累計走的總路程和乘客乘載的時間。計時、計程、計費準確可靠，應用于實際當中有較好的實用價值和較高的可行性

標簽： FPGA ASIC 多功能可編程邏輯器件

上傳時間： 2015-10-24

上傳用戶：偷心的海盜
VHDL是Very High Speed Integrated Circuit Hardware Description Language的縮寫

VHDL是Very High Speed Integrated Circuit Hardware Description Language的縮寫，意思是超高速集成電路硬件描述語言。對于復雜的數字系統的設計，它有獨特的作用。它的硬件描述能力強，能輕易的描述出硬件的結構和功能。這種語言的應用至少意味著兩種重大的改變：電路的設計竟然可以通過文字描述的方式完成；電子電路可以當作文件一樣來存儲。隨著現代技術的發展，這種語言的效益與作用日益明顯，每年均能夠以超過30％的速度快速成長。這次畢業設計的內容是在簡要介紹了VHDL語言的一些基本語法和概念后，進一步應用VHDL，在MAX+plusII 的環境下設計一個電子鐘，最后通過仿真出時序圖實現預定功能。電子鐘的時間顯示用到了七段數碼管(或稱七段顯示器)的電路設計，內部的時間控制輸出則用到了各種設計，包括：加法計數器，掃描電路，控制秒、分、時的分頻電路，各種數制的轉換。

標簽： Description Integrated Hardware Language

上傳時間： 2016-03-08

上傳用戶：hwl453472107
本系統由白天來晚上去自行研發基于ASP語言基礎以及Access數據庫的擁有多功能查詢的應用程序

本系統由白天來晚上去自行研發基于ASP語言基礎以及Access數據庫的擁有多功能查詢的應用程序，具有超高速查詢，準確方便；支持模糊查詢，擴大查詢范圍與準確性；數據自動生成，簡化后臺龐大的數據管理；開設留言板功能，可供用戶與管理員之間的交流等功能。本系統從2007-11-9日開始制作，經過將近一個月的制作，于2007-12-1日完成，在測試過程中，發現有許多錯誤，重新設計數據庫并完善部分程序。本系統主要是參考了www.8684.cn，可能思路不夠該站的完善，在以后的路上我會慢慢完善。

標簽： Access ASP 數據庫

上傳時間： 2014-11-23

上傳用戶：dbs012280
一種硬件描述語言（HDL）

一種硬件描述語言（HDL），英文全稱為Very High Speed Integrated Circuit Hardware Description Language ，超高速集成電路硬件描述語言。

標簽： HDL 硬件描述語言

上傳時間： 2016-05-12

上傳用戶：waizhang
用C語言寫的100行DES加密算法. DES算法具有極高安全性

用C語言寫的100行DES加密算法. DES算法具有極高安全性，到目前為止，除了用窮舉搜索法對DES算法進行攻擊外，還沒有發現更有效的辦法。而56位長的密鑰的窮舉空間為256，這意味著如果一臺計算機的速度是每一秒種檢測一百萬個密鑰，則它搜索完全部密鑰就需要將近2285年的時間，可見，這是難以實現的，當然，隨著科學技術的發展，當出現超高速計算機后，我們可考慮把DES密鑰的長度再增長一些，以此來達到更高的保密程度。

標簽： DES 100 C語言加密算法

上傳時間： 2014-01-18

上傳用戶：bakdesec
近20年來

近20年來，由于超大規模集成（VLSI）和超高速集成電路（VHSIC）、高精度數控機床、計算機輔助設計和制造，以及其他設計和生產的改進，傳感器性能的大大提高，各種面向復雜應用背景的軍用或民用多傳感器信息系統也隨之大量涌現。在多傳感器系統中，信息表現形式的多樣性、信息容量以及信息的處理速度等要求，都大大超過了人腦的信息綜合能力，因此出現了信息融合技術。

標簽：

上傳時間： 2016-05-27

上傳用戶：weixiao99
M_UART 介紹了通用異步收發器（UART）的原理

M_UART 介紹了通用異步收發器（UART）的原理，并以可編程邏輯器件FPGA為核心控制部件，基于超高速硬件描述語言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上編程完成UART的設計。經測試，該設計完全達到了設計要求。

標簽： M_UART UART 異步收發器

上傳時間： 2014-06-06

上傳用戶：ve3344
本設計基于數字頻率合成技術,采用正弦查找表實現波形產生.直接數字頻率合成技術（DDS）是一種先進的電路結構

本設計基于數字頻率合成技術,采用正弦查找表實現波形產生.直接數字頻率合成技術（DDS）是一種先進的電路結構，能在全數字下對輸出信號頻率進行精確而快速的控制，DDS技術還在解決輸出信號頻率增量選擇方面具有很好的應用，DDS所產生的信號具有頻率分辨率高、頻率切換速度快、頻率切換時相位連續、輸出相位噪聲低和可以產生任意波形等諸多優點。文中介紹了DDS的基本原理，對DDS的質譜及其散雜抑制進行了分析。程序設計采用超高速硬件描述語言VHDL描述DDS,在此基礎上設計了正弦波、三角波、方波等信號發生器，。完成了軟件和硬件的設計，以及實驗樣機的部分調試。

標簽： DDS 數字頻率合成技術正弦

上傳時間： 2017-08-16

上傳用戶：xmsmh