利用超高速硬件描述語(yǔ)言(VHDL)在現(xiàn)場(chǎng)可編程邏輯門(mén)陣列(FPGA)上編程實(shí)現(xiàn)的純數(shù)字式等精度頻率計(jì)，不但具有較高的測(cè)量精度，而且其測(cè)量精度不會(huì)隨著被測(cè)信號(hào)頻率的降低而下降。為了實(shí)現(xiàn)對(duì)任意信號(hào)進(jìn)行頻率測(cè)量，在前端輸入加整形電路即可。
標(biāo)簽： VHDL FPGA 超高速 硬件描述語(yǔ)言
上傳時(shí)間： 2013-12-06
上傳用戶(hù)：it男一枚
基于FPGA的超高速FFT硬件實(shí)現(xiàn)蒙特卡洛仿真在移動(dòng)通信中的應(yīng)用研究等實(shí)現(xiàn)
標(biāo)簽： FPGA FFT 超高速 硬件實(shí)現(xiàn)
上傳時(shí)間： 2016-10-31
上傳用戶(hù)：chenjjer
作為模擬與數(shù)字電路的接口電路的關(guān)鍵部分，模數(shù)轉(zhuǎn)換器（ADC）現(xiàn)代通信、需達(dá)、盧納以及眾多消費(fèi)電子產(chǎn)品中都占據(jù)極其重要的地位。隨著科技的迅猛發(fā)展，對(duì)模數(shù)轉(zhuǎn)換器的性能，特別是速度上的要求越來(lái)越高，ADC的性能好壞甚至已經(jīng)成為決定設(shè)備性能的關(guān)鍵因素。本文以超高速ADC作為設(shè)計(jì)的目標(biāo)，采用了Flash型結(jié)構(gòu)作為研究的方向，并且從ADC的速度和失調(diào)電壓消除技術(shù)入手進(jìn)行了重點(diǎn)研究。本文采用了種新穎的消除失調(diào)電壓的技術(shù)-chopping技術(shù)，該技術(shù)主要是依靠 組隨機(jī)數(shù)產(chǎn)生器所產(chǎn)生的高速隨機(jī)數(shù)序列來(lái)隨機(jī)快速置換比較器輸入端，從而使得失調(diào)電壓近似平均為零，本文設(shè)計(jì)了種高速隨機(jī)數(shù)產(chǎn)生器，可以產(chǎn)生速率達(dá)到1GHz的隨機(jī)數(shù)序列。由于比較器部分是影響整個(gè)ADC速度的關(guān)鍵因素，因此在設(shè)計(jì)中對(duì)于比較器部分逃行了重點(diǎn)優(yōu)化設(shè)計(jì)。另外還在數(shù)字編碼電路中加入了糾錯(cuò)設(shè)計(jì)。通過(guò)電路仿真，所設(shè)計(jì)的ADC可達(dá)到1GHz的采樣速率，最大積分非線性和微分非線性分別為0.42LSB和0.49LSB，當(dāng)輸入信號(hào)頻率為16.6MHz時(shí)，無(wú)雜波動(dòng)態(tài)范圍（SFDR）達(dá)到41dB，當(dāng)加入50mV失調(diào)電壓時(shí)，chopping技術(shù)可以將SFDR增加3dB左右。本設(shè)計(jì)采用了和艦0.18um CMOS混合信號(hào)工藝，完成了主要模塊版圖的設(shè)計(jì)工作。關(guān)鍵詞 Flash型 ADC；失調(diào)電壓消除技術(shù)：chopping技術(shù)
上傳時(shí)間： 2022-06-19
上傳用戶(hù)：d1997wayne
隨著半導(dǎo)體技術(shù)的發(fā)展，模數(shù)轉(zhuǎn)換器（Analog to Digital Converter，ADC）作為模擬與數(shù)字接口電路的關(guān)鍵模塊，對(duì)性能的要求越來(lái)越高。為了滿足這些要求，模數(shù)轉(zhuǎn)換器正朝著低功耗、高分辨率和高速度方向快速發(fā)展。在磁盤(pán)驅(qū)動(dòng)器讀取通道、測(cè)試設(shè)備、纖維光接收器前端和日期通信鏈路等高性能系統(tǒng)中，高速模數(shù)轉(zhuǎn)換器是最重要的結(jié)構(gòu)單元。因此，對(duì)模數(shù)轉(zhuǎn)換器的性能，尤其是速度的要求與日俱增，甚至是決定系統(tǒng)性能的關(guān)鍵因素。在分析各種結(jié)構(gòu)的高速模數(shù)轉(zhuǎn)換器的基礎(chǔ)上，本文設(shè)計(jì)了一個(gè)分辨率為6位，采樣時(shí)鐘為1GS/s的超高速模數(shù)轉(zhuǎn)換器。本設(shè)計(jì)采用的是最適合應(yīng)用于超高速A/D轉(zhuǎn)換器的全并行結(jié)構(gòu)，整個(gè)結(jié)構(gòu)是由分壓電阻階梯，電壓比較器，數(shù)字編碼電路三部分組成。在電路設(shè)計(jì)過(guò)程中，主要從以下幾個(gè)方面進(jìn)行分析和改進(jìn)：采用了無(wú)采樣/保持電路的全并行結(jié)構(gòu)；在預(yù)放大電路中，使用交叉耦合對(duì)晶體管作為負(fù)載來(lái)降低輸入電容和增加放大電路的帶寬，從而提高比較器的比較速度和信噪比；在比較器的輸出端采用時(shí)鐘控制的自偏置差分放大器作為輸出緩沖級(jí)，使得比較輸出結(jié)果能快速轉(zhuǎn)換為數(shù)字電平，以此來(lái)提高ADC的轉(zhuǎn)換速度；在編碼電路上，先將比較器輸出的溫度計(jì)碼轉(zhuǎn)換成格雷碼，再把格雷碼轉(zhuǎn)換成二進(jìn)制碼，這樣進(jìn)一步提高ADC的轉(zhuǎn)換速度和減少誤碼率。
上傳時(shí)間： 2022-06-22
上傳用戶(hù)：kingwide
基于PCIe總線的超高速信號(hào)采集卡的設(shè)計(jì)
標(biāo)簽： pcie總線 超高速信號(hào)采集卡
上傳時(shí)間： 2022-07-17
上傳用戶(hù)：
論文針對(duì)兩輪電動(dòng)車(chē)輛(EV)用稀土永磁(REPM)無(wú)刷同步電動(dòng)機(jī)(SM)，分別進(jìn)行了正弦波和方波兩種工作方式下的控制技術(shù)研究。論文在全面分析正弦波和方波無(wú)刷電機(jī)工作原理、調(diào)速控制方法及其性能特點(diǎn)的基礎(chǔ)上，分別對(duì)36VDC電動(dòng)自行車(chē)和96VDC電動(dòng)摩托車(chē)用稀土永磁無(wú)刷同步電動(dòng)機(jī)進(jìn)行了正弦波、方波驅(qū)動(dòng)系統(tǒng)的構(gòu)建和控制電路設(shè)計(jì)。 論文采用高集成度智能專(zhuān)用芯片與廉價(jià)的EEPROM配合作為核心控制單元，生成穩(wěn)定的SPWM脈沖信號(hào)，構(gòu)成36VDC正弦波驅(qū)動(dòng)系統(tǒng)，其外圍電路簡(jiǎn)單緊湊，克服了傳統(tǒng)SPWM信號(hào)產(chǎn)生方法中微處理機(jī)程序容易“跑飛”和模擬系統(tǒng)復(fù)雜的缺陷。同時(shí)，采用專(zhuān)用PWM調(diào)制芯片和硬件邏輯器件構(gòu)成96VDC方波驅(qū)動(dòng)系統(tǒng)，采用寬范圍輸入電壓的開(kāi)關(guān)電源實(shí)現(xiàn)系統(tǒng)的控制供電，將直流電機(jī)系統(tǒng)常用的電流截止負(fù)反饋電路引入無(wú)刷電機(jī)驅(qū)動(dòng)系統(tǒng)中，提高了大功率方波驅(qū)動(dòng)系統(tǒng)的可靠性，其原理樣機(jī)性能穩(wěn)定，負(fù)載電流可達(dá)30A。 兩種系統(tǒng)測(cè)試結(jié)果分析對(duì)比表明：相同結(jié)構(gòu)的稀土永磁無(wú)刷同步電動(dòng)機(jī)，采用正弦波或方波驅(qū)動(dòng)控制各有利弊。正弦波驅(qū)動(dòng)采用變頻調(diào)速，電機(jī)運(yùn)行平穩(wěn)，利用弱磁調(diào)速，還可實(shí)現(xiàn)超高速恒功率運(yùn)行，但易于失步；而方波驅(qū)動(dòng)采用PWM調(diào)壓調(diào)速，電機(jī)則具有良好的控制特性，機(jī)械特性較硬，起動(dòng)轉(zhuǎn)矩大，車(chē)輛提速快，適于爬坡，但轉(zhuǎn)矩脈動(dòng)較大。 綜上所述，采用方波驅(qū)動(dòng)更適合于兩輪電動(dòng)車(chē)輛的運(yùn)行特點(diǎn)，論文介紹的方波驅(qū)動(dòng)系統(tǒng)在電動(dòng)車(chē)輛應(yīng)用領(lǐng)域有著較好的發(fā)展前景。
標(biāo)簽： 電動(dòng)車(chē)輛 驅(qū)動(dòng)控制 系統(tǒng)研究
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：yangbo69
目前，數(shù)字信號(hào)處理廣泛應(yīng)用于通信、雷達(dá)、聲納、語(yǔ)音與圖像處理等領(lǐng)域，信號(hào)處理算法理論己趨于成熟，但其具體硬件實(shí)現(xiàn)方法卻值得探討。FPGA是近年來(lái)廣泛應(yīng)用的超大規(guī)模、超高速的可編程邏輯器件，由于其具有高集成度、高速、可編程等優(yōu)點(diǎn)，大大推動(dòng)了數(shù)字系統(tǒng)設(shè)計(jì)的單片化、自動(dòng)化，縮短了單片數(shù)字系統(tǒng)的設(shè)計(jì)周期、提高了設(shè)計(jì)的靈活性和可靠性，在超高速信號(hào)處理和實(shí)時(shí)測(cè)控方面有非常廣泛的應(yīng)用。本文對(duì)FPGA的數(shù)據(jù)采集與處理技術(shù)進(jìn)行研究，基于FPGA在數(shù)據(jù)采樣控制和信號(hào)處理方面的高性能和單片系統(tǒng)發(fā)展的新熱點(diǎn)，把FPGA作為整個(gè)數(shù)據(jù)采集與處理系統(tǒng)的控制核心。主要研究?jī)?nèi)容如下： FPGA的單片系統(tǒng)研究。針對(duì)數(shù)據(jù)采集與處理，對(duì)FPGA進(jìn)行選型，設(shè)計(jì)了基于FPGA的單片系統(tǒng)的結(jié)構(gòu)。把整個(gè)控制系統(tǒng)分為三個(gè)部分：多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲(chǔ)控制模塊。 多通道采樣控制模塊的設(shè)計(jì)。利用4片AD7506和一片AD7862對(duì)64路模擬量進(jìn)行周期采樣，分別設(shè)計(jì)了通道選擇控制模塊和A/D轉(zhuǎn)換控制模塊，并進(jìn)行了仿真，完成了基于FPGA的多通道采樣控制。 數(shù)據(jù)處理模塊的設(shè)計(jì)。FFT算法在數(shù)字信號(hào)處理中占有重要的地位，因此本文研究了FFT的硬件實(shí)現(xiàn)結(jié)構(gòu)，提出了用FPGA實(shí)現(xiàn)FFT的一種設(shè)計(jì)思想，給出了總體實(shí)現(xiàn)框圖。分別設(shè)計(jì)了旋轉(zhuǎn)因子復(fù)數(shù)乘法器，碟形運(yùn)算單元，存儲(chǔ)器，控制器，并分別進(jìn)行了仿真。重點(diǎn)設(shè)計(jì)實(shí)現(xiàn)了FFT算法中的蝶形處理單元，采用了一種高效乘法器算法設(shè)計(jì)實(shí)現(xiàn)了蝶形處理單元中的旋轉(zhuǎn)因子乘法器，從而提高了蝶形處理器的運(yùn)算速度，降低了運(yùn)算復(fù)雜度。理論分析和仿真結(jié)果表明，狀態(tài)機(jī)控制器成功地對(duì)各個(gè)模塊進(jìn)行了有序、協(xié)調(diào)的控制。 存儲(chǔ)控制模塊的設(shè)計(jì)。利用閃存芯片K9K1G08UOA對(duì)采集處理后的數(shù)據(jù)進(jìn)行存儲(chǔ)，設(shè)計(jì)了FPGA與閃存的硬件連接，設(shè)計(jì)了存儲(chǔ)控制模塊。 本文對(duì)FFT算法的硬件實(shí)現(xiàn)進(jìn)行了研究，結(jié)合單片系統(tǒng)的特點(diǎn)，把整個(gè)系統(tǒng)分為多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲(chǔ)控制模塊進(jìn)行設(shè)計(jì)和仿真。設(shè)計(jì)采用VHDL編寫(xiě)程序的源代碼。仿真測(cè)試結(jié)果表明，此FPGA單片系統(tǒng)可完成對(duì)實(shí)時(shí)信號(hào)的高速采集與處理。
標(biāo)簽： FPGA 數(shù)據(jù)采集 處理技術(shù)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：362279997
隨著國(guó)民經(jīng)濟(jì)的飛速發(fā)展，傳統(tǒng)的電機(jī)已無(wú)法滿足當(dāng)前工程的要求，其作用也由過(guò)去簡(jiǎn)單的起停控制、提供動(dòng)力上升到要求對(duì)其速度、位置、轉(zhuǎn)矩等進(jìn)行精確的控制，并能實(shí)現(xiàn)快速加速、減速、反轉(zhuǎn)以及準(zhǔn)確停止等，使被驅(qū)動(dòng)的機(jī)械運(yùn)動(dòng)符合于集的要求。在集成電路、現(xiàn)代電子技術(shù)及控制理論飛速發(fā)展的今天，電機(jī)控制技術(shù)也得到了飛快的發(fā)展，電機(jī)控制器也由模擬分立元件構(gòu)成的電路向數(shù)模混合、全數(shù)字方向發(fā)展。本論文主要研究了FPGA芯片在電機(jī)控制器中的應(yīng)用。 論文首先對(duì)無(wú)刷直流電機(jī)系統(tǒng)進(jìn)行了綜合性論述。對(duì)系統(tǒng)的組成、及系統(tǒng)中主要部分：如位置傳感器、逆變器和功率器件、供電直流電源進(jìn)行了較詳細(xì)的說(shuō)明；并且提出了與本研究相關(guān)的控制機(jī)理和實(shí)施方案。 其次，論文對(duì)FPGA芯片的特點(diǎn)及配置電路、以及以FPGA-FLEX10K10為核心的控制器電路的組成進(jìn)行了較詳細(xì)的論述；同時(shí)對(duì)超高速集成電路硬件描述語(yǔ)言(VHDL)的特點(diǎn)和應(yīng)用進(jìn)行了研究；并提出了應(yīng)用FPGA芯片對(duì)電機(jī)速度進(jìn)行控制的系統(tǒng)構(gòu)成及工作原理。 論文還對(duì)FPGA芯片與DSP芯片共同完成電機(jī)控制的方案進(jìn)行了論述，利用ALTERA公司的FPGA芯片完成了電機(jī)控制器的設(shè)計(jì)、制造和調(diào)試，并在此基礎(chǔ)上分析研究了利用此控制器對(duì)無(wú)刷直流電機(jī)進(jìn)行調(diào)速控制的方法；兩種控制器共同工作，組合方便、功能強(qiáng)大，適合在高精度、高效、寬變速控制的應(yīng)用場(chǎng)合下，可對(duì)電機(jī)實(shí)現(xiàn)精度更高、策略更復(fù)雜的控制。 論文最后還對(duì)在具體產(chǎn)品中的應(yīng)用效果及行了簡(jiǎn)單分析。
標(biāo)簽： FPGA 電機(jī)控制器 中的應(yīng)用
上傳時(shí)間： 2013-08-04
上傳用戶(hù)：小鵬
本文結(jié)合工程需要詳細(xì)論述了一種數(shù)字相位計(jì)的實(shí)現(xiàn)方法，該方法是基于FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)芯片運(yùn)用FFT(快速傅立葉變換)算法完成的。首先，從相位測(cè)量的原理出發(fā)，分析了傳統(tǒng)相位計(jì)的缺點(diǎn)，給出了一種高可靠性的相位檢測(cè)實(shí)用算法，其算法核心是對(duì)采集信號(hào)進(jìn)行FFT變換，通過(guò)頻譜分析，實(shí)現(xiàn)對(duì)參考信號(hào)和測(cè)量信號(hào)初相位的檢測(cè)，并同時(shí)闡述了FPGA在實(shí)現(xiàn)數(shù)字相位計(jì)核心FFT算法中的優(yōu)勢(shì)。在優(yōu)化的硬件結(jié)構(gòu)中，利用多個(gè)乘法器并行運(yùn)算的方式加快了蝶形運(yùn)算單元的運(yùn)算速度；內(nèi)置雙端口RAM、旋轉(zhuǎn)因子ROM使數(shù)據(jù)存儲(chǔ)的速度得到提高；采用了流水線的工作方式使數(shù)據(jù)的存儲(chǔ)、運(yùn)算在時(shí)間上達(dá)到匹配。整個(gè)設(shè)計(jì)采用VHDL(超高速硬件描述語(yǔ)言)語(yǔ)言作為系統(tǒng)內(nèi)部硬件結(jié)構(gòu)的描述手段，在Altera的QuartusⅡ軟件支持下完成。仿真結(jié)果表明，基于FPGA實(shí)現(xiàn)的FFT算法無(wú)論在速度和精度上都滿足了相位測(cè)量的需要，其運(yùn)算64點(diǎn)數(shù)據(jù)僅需27.5us，最大誤差在1％之內(nèi)。
標(biāo)簽： FPGA 數(shù)字 相位計(jì)
上傳時(shí)間： 2013-06-04
上傳用戶(hù)：lgnf
AD9224模數(shù)轉(zhuǎn)換器的最高采樣頻率為40MHz數(shù)據(jù)精度為12位.內(nèi)部采用閃爍式AD及多級(jí)流水線式結(jié)構(gòu),因而不失碼,使用方便、準(zhǔn)確度高.文章介紹了高速模數(shù)轉(zhuǎn)換器AD9224的性能、結(jié)構(gòu)及幾種典型應(yīng)用電
標(biāo)簽： 9224 AD 超高速 模數(shù)轉(zhuǎn)換器
上傳時(shí)間： 2013-06-19
上傳用戶(hù)：924484786
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
