伊人久久视频,亚洲日韩中文字幕,亚洲精品国产精品久久清纯直播

跨導(dǎo)放大器

LM324運算放大器應用電路全集

LM324是四運放集成電路,它采用14腳雙列直插塑料封裝,外形如圖所示。它的內(nèi)部包含四組形式完全相同的運算放大器, 除電源共用外,四組運放相互獨立。每一組運算放大器可用圖1所示的符號來表示,它有5個引出腳,其中“+”、“-”為兩個信號輸入端,“V+”、“V-”為正、負電源端,“Vo”為輸出端。兩個信號輸入端中,Vi-（-）為反相輸入端,表示運放輸出端Vo的信號與該輸入端的位相反;Vi+（+）為同相輸入端,表示運放輸出端Vo的信號與該輸入端的相位相同。

標簽： 324 LM 運算放大器應用電路

上傳時間： 2013-04-24

上傳用戶：eddy77
PGA204 205可編程增益放大器的原理和應用

本文分析了儀表放大器 PGA204/ 205 的工作和增益編程原理,介紹了幾個增益編程的例子,并對使用中的具體問題做了說明。

標簽： PGA 204 205 可編程增益放大器

上傳時間： 2013-07-09

上傳用戶：林魚2016
“D”功放制作資料

該論文介紹了D類音頻功放，Class D Audio Power Amplifier，全英文，可以借鑒學習。

標簽： 功放制作

上傳時間： 2013-06-05

上傳用戶：英雄
運算放大器設計精華

運算放大器設計精華，助你用好運放！一起努力

標簽： 運算放大器設計

上傳時間： 2013-07-28

上傳用戶：奈雁歸dxh
低音提升的放大器

這個電路是低音提升的放大器，對圖的說明有詳細介紹。

標簽： 低音放大器

上傳時間： 2013-05-15

上傳用戶：zhenyushaw
OCL功率放大器

OCL功率放大器即為無輸出電容功率放大器。采用兩組電源供電，使用了正負電源，在電壓不太高的情況下，也能獲得比較大的輸出功率，省去了輸出端的耦合電容。使放大器低頻特性得到擴展。OCL功放電路也是定壓式輸出電路，其電路由于性能比較好，所以廣泛地應用在高保真擴音設備中

標簽： OCL 功率放大器

上傳時間： 2013-04-24

上傳用戶：hull021
運算放大器的作用

運算放大器的作用。。。。。。。。。。。。。。

標簽： 運算放大器

上傳時間： 2013-07-02

上傳用戶：894898248
AVR單片機GCC程序設計

第一章概述 1.1 AVR 單片機GCC 開發(fā)概述 1.2 一個簡單的例子 1.3 用MAKEFILE 管理項目 1.4 開發(fā)環(huán)境的配置 1.5 實驗板CA-M8 第二章存儲器操作編程 2.1 AVR 單片機存儲器組織結(jié)構(gòu) 2.2 I/O 寄存器操作 2.3 SRAM 內(nèi)變量的使用 2.4 在程序中訪問FLASH 程序存儲器 2.5 EEPROM 數(shù)據(jù)存儲器操作 2.6 avr-gcc 段結(jié)構(gòu)與再定位 2.7 外部RAM 存儲器操作 2.8 堆應用第三章 GCC C 編譯器的使用 3.1 編譯基礎 3.2 生成靜態(tài)連接庫第四章 AVR 功能模塊應用實驗 4.1 中斷服務程序 4.2 定時器/計數(shù)器應用 4.3 看門狗應用 4.4 UART 應用 4.5 PWM 功能編程 4.6 模擬比較器 4.7 A/D 轉(zhuǎn)換模塊編程 4.8 數(shù)碼管顯示程序設計 4.9 鍵盤程序設計 4.10 蜂鳴器控制第五章使用C 語言標準I/O 流調(diào)試程序 5.1 avr-libc 標準I/O 流描述 5.2 利用標準I/0 流調(diào)試程序 5.3 最小化的格式化的打印函數(shù) 第六章 CA-M8 上實現(xiàn)AT89S52 編程器的實現(xiàn) 6.1 編程原理 6.2 LuckyProg2004 概述 6.3 AT989S52 isp 功能簡介 6.4 下位機程序設計第七章硬件TWI 端口編程 7.1 TWI 模塊概述 7.2 主控模式操作實時時鐘DS1307 7.3 兩個Mega8 間的TWI 通信第八章 BootLoader 功能應用 8.1 BootLoader 功能介紹 8.2 avr-libc 對BootLoader 的支持 8.3 BootLoader 應用實例 8.4 基于LuckyProg2004 的BootLoader 程序第九章匯編語言支持 9.1 C 代碼中內(nèi)聯(lián)匯編程序 9.2 獨立的匯編語言支持 9.3 C 與匯編混合編程第十章 C++語言支持

標簽： AVR GCC 單片機程序設計

上傳時間： 2013-08-01

上傳用戶：飛翔的胸毛
基于DSPFPGA的捷聯(lián)慣性導航系統(tǒng)設計

在慣性導航系統(tǒng)中，捷聯(lián)式慣性導航系統(tǒng)以其體積小、成本低和可靠性高等優(yōu)點正逐步取代平臺式慣性導航系統(tǒng)，成為慣性導航系統(tǒng)的發(fā)展趨勢。　　為了適應捷聯(lián)慣性導航系統(tǒng)小型化、低成本和高性能的發(fā)展方向，本文設計了DSP與FPGA相結(jié)合的系統(tǒng)方案：系統(tǒng)采用MEMS器件和高性能A/D轉(zhuǎn)換器構(gòu)成慣性信號檢測單元，F(xiàn)PGA進行I/O控制，DSP完成導航計算。方案綜合考慮了系統(tǒng)成本、計算速度、精度、體積等各方面的因素，并通過GPS、磁航向計等信息融合進一步提高導航精度。　　數(shù)據(jù)采集是捷聯(lián)慣導系統(tǒng)設計的關鍵，本文數(shù)據(jù)采集由信號調(diào)理、A/D轉(zhuǎn)換和。FPGA等幾部分組成。其中，F(xiàn)PGA是整個數(shù)據(jù)采集部分的核心，其主要功能包括：實現(xiàn)了ADC控制邏輯和時序生成；配置了FIFO寄存器，緩沖了ADC與DSP之間的轉(zhuǎn)換數(shù)據(jù)；擴展了UART串口，以實現(xiàn)系統(tǒng)的外部信息接口。在完成電路設計的基礎上，對各功能模塊進行了全面的半實物仿真，驗證了系統(tǒng)方案及各主要功能模塊的可行性。　　論文簡述了慣性導航系統(tǒng)的應用背景及發(fā)展狀況，介紹了捷聯(lián)慣導系統(tǒng)的基本原理，設計了基于DSP/FPGA的捷聯(lián)慣導系統(tǒng)方案，實現(xiàn)了系統(tǒng)各部分硬件電路以及FPGA功能模塊，并通過搭建硬件驗證平臺和利用第三方仿真軟件，對傳感器的性能以及FPGA各功能模塊進行了較全面的驗證和仿真。結(jié)果表明：基于DSP/FPGA的捷聯(lián)慣導系統(tǒng)能夠滿足應用的要求，并在小型化、低成本和高性能等方面有一定的優(yōu)勢。

標簽： DSPFPGA 捷聯(lián) 慣性導航系統(tǒng)設計

上傳時間： 2013-04-24

上傳用戶：1966640071
集成運算放大器分析與設計

·集成運算放大器分析與設計

標簽： 集成運算放大器分

上傳時間： 2013-04-24

上傳用戶：kakuki123