国产高清在线a视频大全,日韩欧美亚洲日产国产,在线免费一区三区

路燈控制器

基于FPGA的多路數(shù)字視頻光纖傳輸系統(tǒng)的研究與設(shè)計.rar

隨著通信技術(shù)的發(fā)展，視頻傳輸系統(tǒng)因具有方便、實時、準(zhǔn)確等特點已成為現(xiàn)代工業(yè)管理、安全防范、城市交通中必不可少的重要部分。而光纖傳輸以大容量、保密性能好、抗干擾能力強、傳輸距離等優(yōu)點越來越受人們的關(guān)注。本論文以FPGA為核心芯片，結(jié)合數(shù)字化技術(shù)和時分復(fù)用技術(shù)，提出了一種無壓縮多路數(shù)字視頻光纖傳輸系統(tǒng)設(shè)計方案，并詳細(xì)分析方案的設(shè)計過程。系統(tǒng)分A/D轉(zhuǎn)換、D/A轉(zhuǎn)換和FPGA數(shù)據(jù)處理三大模塊化進(jìn)行設(shè)計，F(xiàn)PGA數(shù)據(jù)處理模塊實現(xiàn)了程序的配置下載、IO口的控制功能、各時鐘分頻、鎖相功能和多路數(shù)字信號的復(fù)接解復(fù)接仿真，同時完成了視頻信號的A/D轉(zhuǎn)換和數(shù)字視頻信號的D/A轉(zhuǎn)換功能，最終實現(xiàn)了八路視頻信號在一根光纖上實時傳輸?shù)墓δ堋＝邮找曨l圖像輪廓清晰、沒有不規(guī)則的閃爍、沒有波浪狀等條紋或橫條出現(xiàn)，基本滿足視頻監(jiān)控系統(tǒng)的圖像質(zhì)量指標(biāo)要求。各路視頻信號的輸入輸出電接口、阻抗和收發(fā)光接口均符合國家標(biāo)準(zhǔn)，系統(tǒng)具高集成度、靈活性等特點，能廣泛應(yīng)用于各場合的視頻監(jiān)控系統(tǒng)和安全防范系統(tǒng)中。關(guān)鍵詞：FPGA，光纖傳輸，視頻信號

標(biāo)簽： FPGA 多路光纖傳輸系統(tǒng)

上傳時間： 2013-06-05

上傳用戶：zxh1986123
基于FPGA的高頻PWM開關(guān)電源控制器設(shè)計.rar

電力電子裝置的控制技術(shù)隨著電力電子技術(shù)的發(fā)展而愈來愈復(fù)雜。開關(guān)電源是現(xiàn)代電力電子設(shè)備中不可或缺的組成部分，其質(zhì)量的優(yōu)劣以及體積的大小直接影響電子設(shè)備整體性能。高頻化、小型化、數(shù)字化是開關(guān)電源的發(fā)展方向。在應(yīng)用數(shù)字技術(shù)進(jìn)行控制系統(tǒng)設(shè)計時，數(shù)字控制器的性能決定了控制系統(tǒng)的整體性能。數(shù)字化電力電子設(shè)備中的控制部分多以MCU/DSP為核心，以軟件實現(xiàn)離散域的運算及控制。在很多高頻應(yīng)用的場合，目前常用的控制器(高性能單片機或DSP)的速度往往不能完全滿足要求。FPGA具有設(shè)計靈活、集成度高、速度快、設(shè)計周期短等優(yōu)點，與單片機和DSP相比，F(xiàn)PGA具有更高的處理速度。同時FPGA應(yīng)用在數(shù)字化電力電子設(shè)備中，還可以大大簡化控制系統(tǒng)結(jié)構(gòu)，并可實現(xiàn)多種高速算法，具有較高的性價比。依據(jù)FPGA的這些突出優(yōu)點，本文將FPGA應(yīng)用于直流開關(guān)電源控制器設(shè)計中，以實現(xiàn)開關(guān)電源數(shù)字化和高頻化的要求。主要研究工作如下：介紹了基于FPGA的DC/DC數(shù)字控制器中A/D采樣控制、數(shù)字PI算法的實現(xiàn)；重點描述了采用混合PWM方法實現(xiàn)高分辨率、高精度數(shù)字PWM的設(shè)計方案，并對各模塊進(jìn)行了仿真測試；用FPGA開發(fā)板進(jìn)行了一部分系統(tǒng)的仿真和實際結(jié)果的檢測，驗證了文中的分析結(jié)論，證實了可編程邏輯器件在直流開關(guān)電源控制器設(shè)計中的應(yīng)用優(yōu)勢。

標(biāo)簽： FPGA PWM 高頻

上傳時間： 2013-07-23

上傳用戶：qulele
基于FPGA的IDE固態(tài)硬盤控制器的設(shè)計與實現(xiàn).rar

固態(tài)硬盤是一種以FLASH為存儲介質(zhì)的新型硬盤。由于它不像傳統(tǒng)硬盤一樣以高速旋轉(zhuǎn)的磁盤為存儲介質(zhì)，不需要浪費大量的尋道時間，因此它有著傳統(tǒng)硬盤不可比擬的順序和隨機存儲速度。同時由于固態(tài)硬盤不存在機械存儲結(jié)構(gòu)，因此還具有高抗震性、無工作噪音、可適應(yīng)惡劣工作環(huán)境等優(yōu)點。隨著計算機技術(shù)的高速發(fā)展，固態(tài)硬盤技術(shù)已經(jīng)成為未來存儲介質(zhì)技術(shù)發(fā)展的必然趨勢。本文以設(shè)計固態(tài)硬盤控制芯片IDE接口部分為項目背景，通過可編程邏輯器件FPGA，基于ATA協(xié)議并使用硬件編程語言verilog，設(shè)計了一個位于設(shè)備端的IDE控制器。該IDE控制器的主要作用在于解析主機所發(fā)送的IDE指令并控制硬盤設(shè)備進(jìn)行相應(yīng)的狀態(tài)遷移和指令操作，從而完成硬盤設(shè)備端與主機端之間基本的狀態(tài)通信以及數(shù)據(jù)通信。論文主要完成了幾個方面的內(nèi)容。第一：論文從固態(tài)硬盤的基本結(jié)構(gòu)出發(fā)，分析了固態(tài)硬盤IDE控制器的功能性需求以及寄存器傳輸、PIO傳輸和UDMA傳輸三種ATA協(xié)議主要傳輸模式所必須遵循的時序要求，并概括了IDE控制器設(shè)計的要點和難點；第二：論文設(shè)計了IDE控制器的總體功能框架，將IDE控制器從功能上分為寄存器部分、頂層控制模塊、異步FIFO模塊、PIO控制模塊、UDMA控制模塊以及CRC校驗?zāi)K六大子功能模塊，并分析了各個子功能模塊的基本工作原理和具體功能設(shè)計；第三：論文以設(shè)計狀態(tài)機流程和主要控制信號的方式實現(xiàn)了各個具體子功能模塊并列舉了部分關(guān)鍵代碼，同時給出了主要子功能模塊的時序仿真圖；最后，論文給出了基于PIO傳輸模式和基于UDMA傳輸模式的具體指令操作流程實現(xiàn)，并通過SAS邏輯分析儀和QuartusⅡ?qū)DE控制器進(jìn)行了功能測試和分析，驗證了本論文設(shè)計的正確性。

標(biāo)簽： FPGA IDE 固態(tài)硬盤

上傳時間： 2013-07-31

上傳用戶：liangrb
USB20設(shè)備控制器IP核的設(shè)計與FPGA驗證.rar

隨著計算機及其外圍設(shè)備的發(fā)展，傳統(tǒng)的并行接口和串行接口在靈活性和接口擴展等方面存在的缺陷愈來愈不可回避，并逐漸成為計算機通信的瓶頸。在這種情況下，通用串行總線(Universal Serial Bus，USB)誕生了。USB由于具有傳輸速率高、價格便宜、使用方便、靈活性高、支持熱插拔、接口標(biāo)準(zhǔn)化和易于擴展等優(yōu)點，目前已經(jīng)成為計算機外設(shè)接口的主流技術(shù)，在計算機外圍設(shè)備和消費類電子領(lǐng)域正獲得越來越多的應(yīng)用。 @@ 本文基于USB2．0協(xié)議規(guī)范，設(shè)計了一款支持高速和全速傳輸?shù)腢SB2．0設(shè)備控制器IP核。文中著重介紹了這款設(shè)備控制器IP核的設(shè)計和FPGA驗證工作，詳細(xì)研究并分析了USB2．0規(guī)范，根據(jù)規(guī)范提出了一種USB2．0設(shè)備控制器整體構(gòu)架方案，描述了各個功能子模塊硬件電路的功能及實現(xiàn)。從可重用的角度出發(fā)，對設(shè)備控制器模塊進(jìn)行優(yōu)化設(shè)計，增加多個靈活的配置選項，根據(jù)不同的應(yīng)用對硬件進(jìn)行配置，使其在滿足要求的情況下去除冗余電路，以減少占用面積和功耗，從而使其靈活地應(yīng)用于各種USB系統(tǒng)。本文還研究了IP核的驗證方法，并對所設(shè)計的USB2．0設(shè)備控制器建立了功能完備的ModelSim仿真驗證環(huán)境，搭建了FPGA硬件驗證平臺，設(shè)計了具有AHB接口的設(shè)備控制器和帶有8051的設(shè)備控制器，并分別在FPGA平臺上進(jìn)行了功能驗證。 @@ 本文所設(shè)計的USB2．0設(shè)備控制器IP核可配置性高，使用者可以自由配置所需端點的個數(shù)以及每個端點類型等，可以集成于多種USB系統(tǒng)中，適于各類USB設(shè)備的開發(fā)。本課題所取得的成果為USB2．0設(shè)備類的研究和開發(fā)積累了經(jīng)驗，并為后來實驗室某項目測試芯片的USB數(shù)據(jù)采集提供了參考方案，也為未來USB3．0接口IP核的開發(fā)和應(yīng)用奠定了基礎(chǔ)。 @@關(guān)鍵詞USB2．0控制器；IP核；FPGA；驗證

標(biāo)簽： FPGA USB 20

上傳時間： 2013-06-30

上傳用戶：nanfeicui
基于USB和FPGA技術(shù)的激光打標(biāo)控制卡的研究與開發(fā).rar

激光打標(biāo)是指利用高能量密度的激光束在物件表面作永久性標(biāo)刻。激光打標(biāo)以其“打標(biāo)速度快、性能穩(wěn)定、打標(biāo)質(zhì)量好”等優(yōu)勢，獲得了日益廣泛的應(yīng)用。傳統(tǒng)的激光打標(biāo)系統(tǒng)一般是基于ISA總線或PCI總線的，運動控制卡必須插在計算機的PCI插槽內(nèi)，且不支持熱捅拔，影響了控制卡的穩(wěn)定性；以單片機為主控制器的激光打標(biāo)控制卡雖然成本低、運行可靠，但由于其運算速度慢、存儲容量有限，限制了它的應(yīng)用范圍。運動控制卡是激光打標(biāo)系統(tǒng)的核心組成部分。本文設(shè)計了一種新型的基于USB總線，以FPGA為主控單元的振鏡掃描式激光打標(biāo)控制卡，它利用了USB總線高速、穩(wěn)定、易用和FPGA資源豐富、處理能力強、易擴展等優(yōu)點，將PC機強大的信息處理能力與運動控制卡的運動控制能力相結(jié)合，具有信息處理能力強、開放程度高、使用方便的特點。本文首先介紹了激光打標(biāo)的原理，激光打標(biāo)技術(shù)的發(fā)展現(xiàn)狀以及激光打標(biāo)系統(tǒng)的組成結(jié)構(gòu)。在對USB總線技術(shù)作了簡要介紹后，詳細(xì)討論了激光打標(biāo)控制卡的硬件電路設(shè)計，包括USB接口電路，F(xiàn)PGA主控單元電路，D/A單元電路，存儲器電路，I/O接口電路等。接著對USB接口單元的固件程序和FPGA中USB接口功能模塊、D/A寫控制功能模塊和SRAM讀寫控制功能模塊的程序做了詳細(xì)設(shè)計，通過軟硬件調(diào)試，控制卡實現(xiàn)了USB通信，輸出兩路模擬信號，SRAM數(shù)據(jù)讀寫，數(shù)字量輸入輸出等功能。

標(biāo)簽： FPGA USB 激光打標(biāo)

上傳時間： 2013-04-24

上傳用戶：prczsf
基于FPGA的固態(tài)硬盤控制器設(shè)計.rar

近年來，大容量數(shù)據(jù)存儲設(shè)備主要是機械硬盤，機械硬盤采用機械馬達(dá)和磁片作為載體，存在抗震性能低、高功耗和速度提升難度大等缺點。固態(tài)硬盤是以半導(dǎo)體作為存儲介質(zhì)及控制載體，無機械裝置，具有抗震、寬溫、無噪、可靠和節(jié)能等特點，是目前存儲領(lǐng)域所存在問題的解決方案之一。本文針對這一問題，設(shè)計基于FPGA的固態(tài)硬盤控制器，實現(xiàn)數(shù)據(jù)的固態(tài)存儲。文章首先介紹硬盤技術(shù)的發(fā)展，分析固態(tài)硬盤的技術(shù)現(xiàn)狀和發(fā)展趨勢，闡述課題研究意義，并概述了本文研究的主要內(nèi)容及所做的工作。然后從分析固態(tài)硬盤控制器的關(guān)鍵技術(shù)入手，研究了SATA接口協(xié)議和NANDFLASH芯片特性。整體設(shè)計采用SOPC架構(gòu)，所有功能由單片F(xiàn)PGA完成。移植MicroBlaze嵌入式處理器軟核作為主控制器，利用Verilog HDL語言描述IP核形式設(shè)計SATA控制器核和NAND FLASH控制器核。SATA控制器核作為高速串行傳輸接口，實現(xiàn)SATA1.0協(xié)議，根據(jù)協(xié)議劃分四層模型，通過狀態(tài)機和邏輯電路實現(xiàn)協(xié)議功能。NAND FLASH控制器核管理NANDFLASH芯片陣列，將NAND FLASH接口轉(zhuǎn)換成通用的SRAM接口，提高訪問效率。控制器完成NAND FLASH存儲管理和糾錯算法，實現(xiàn)數(shù)據(jù)的存儲和讀取。最后完成固態(tài)硬盤控制器的模塊測試和整體測試，介紹了測試方法、測試工具和測試流程，給出測試數(shù)據(jù)和結(jié)果分析，得出了驗證結(jié)論。本文設(shè)計的固態(tài)硬盤控制器，具有結(jié)構(gòu)簡單和穩(wěn)定性高的特點，易于升級和二次開發(fā)，是實現(xiàn)固態(tài)硬盤和固態(tài)存儲系統(tǒng)的關(guān)鍵技術(shù)。

標(biāo)簽： FPGA 固態(tài)硬盤制器設(shè)計

上傳時間： 2013-05-28

上傳用戶：sssnaxie
DDR2控制器IP的設(shè)計與FPGA實現(xiàn).rar

DDR2 SDRAM是目前內(nèi)存市場上的主流內(nèi)存。除了通用計算機系統(tǒng)外，大量的嵌入式系統(tǒng)也紛紛采用DDR2內(nèi)存，越來越多的SoC系統(tǒng)芯片中會集成有DDR2接口模塊。因此，設(shè)計一款匹配DDR2的內(nèi)存控制器將會具有良好的應(yīng)用前景。論文在研究了DDR2的JEDEC標(biāo)準(zhǔn)的基礎(chǔ)上，設(shè)計出DDR2控制器的整體架構(gòu)，采用自項向下的設(shè)計方法和模塊化的思想，將DDR2控制器劃分為若干模塊，并使用Verilog HDL語言完成DDR2控制器IP軟核中初始化模塊、配置模塊、執(zhí)行模塊和數(shù)據(jù)通道模塊的RTL級設(shè)計。根據(jù)在設(shè)計中遇到的問題，對DDR2控制器的整體架構(gòu)進(jìn)行改進(jìn)與完善。在分析了Altera數(shù)字PHY的基本性能的基礎(chǔ)上，設(shè)計DDR2控制器與數(shù)字PHY的接口模塊。搭建DDR2控制器IP軟核的仿真驗證平臺，針對設(shè)計的具體功能進(jìn)行仿真驗證，并實現(xiàn)在Altera Stratix II GX90開發(fā)板上對DDR2存儲芯片基本讀/寫操作控制的FPGA功能演示。論文設(shè)計的DDR2控制器的主要特點是： 1.支持?jǐn)?shù)字PHY電路，不需要實際的硬件電路就完成DDR2控制器與DDR2存儲芯片之間的物理層接口，節(jié)約了設(shè)計成本，縮小了硬件電路的體積。 2.將配置口從初始化模塊中分離出來，簡化了具體操作。 3.支持多個DDR2存儲芯片，使得DDR2控制器的應(yīng)用范圍更為廣闊。 4.支持DDR2的三項新技術(shù)，充分發(fā)揮DDR2內(nèi)存的特性。 5.自動DDR2刷新控制，方便用戶對DDR2內(nèi)存的控制。

標(biāo)簽： DDR2 FPGA 控制器

上傳時間： 2013-06-10

上傳用戶：ynzfm
基于FPGA的PID智能控制器的研究.rar

工業(yè)生產(chǎn)過程往往具有非線性、不確定性，難以建立精確的數(shù)學(xué)模型。應(yīng)用常規(guī)的PID控制器難以達(dá)到理想的控制效果。作為的重要分支，人工神經(jīng)網(wǎng)絡(luò)具有良好的非線性映射能力和高度的并行信息處理能力，已成為非線性系統(tǒng)建模、辨識和控制中常用的理論和方法。其中，神經(jīng)元具有很強的信息綜合、學(xué)習(xí)記憶、自學(xué)習(xí)和自適應(yīng)能力，可以處理那些難以用模型和規(guī)則描述的過程，將神經(jīng)元與PID結(jié)合，應(yīng)用到實際的控制中，可以在線調(diào)整PID的參數(shù)，使系統(tǒng)具有較強的抗干擾能力、自適應(yīng)能力和較好的魯棒性。目前，人工神經(jīng)網(wǎng)絡(luò)的研究主要是神經(jīng)網(wǎng)絡(luò)的理論研究、神經(jīng)網(wǎng)絡(luò)的應(yīng)用研究和神經(jīng)網(wǎng)絡(luò)的實現(xiàn)技術(shù)研究，這三方面是相互依賴和相互促進(jìn)的關(guān)系。本文主要側(cè)重的是神經(jīng)網(wǎng)絡(luò)的實現(xiàn)技術(shù)研究方面，創(chuàng)新性地利用FPGA嵌入式系統(tǒng)開發(fā)技術(shù)實現(xiàn)單神經(jīng)元PID智能控制器的研究與設(shè)計，并將其封裝成為一個專用的IP核供其他的控制系統(tǒng)使用。首先，對單神經(jīng)元PID智能控制器的設(shè)計原理和設(shè)計算法進(jìn)行了深入的研究與分析；其次，利用MATLAB設(shè)計單神經(jīng)元PID智能控制器，針對特定的被控對象，對其進(jìn)行仿真實驗，獲得比較理想的系統(tǒng)輸出；然后，研究基于FPGA的單神經(jīng)元智能控制算法的實現(xiàn)，對控制器進(jìn)行VHDL語言分層設(shè)計，使用Altera公司的軟件QuartusⅡ6.1進(jìn)行仿真實驗。兩個仿真實驗結(jié)果表明，基于FPGA的單神經(jīng)元智能控制器比MATLAB設(shè)計的單神經(jīng)元PID智能控制器性能優(yōu)良。本文的設(shè)計模塊主要包括權(quán)值修改模塊、誤差計算模塊、權(quán)值產(chǎn)生模塊和輸出模塊。在各個模塊的設(shè)計中進(jìn)行了優(yōu)化處理，使本文的設(shè)計不僅利用的硬件資源少，而且也有很快的運行速度，同時也改善了傳統(tǒng)控制器的控制性能。

標(biāo)簽： FPGA PID 智能控制器

上傳時間： 2013-04-24

上傳用戶：13517191407
基于FPGA的液晶控制器的設(shè)計與實現(xiàn).rar

隨著以計算機技術(shù)為核心的信息技術(shù)的迅速發(fā)展以及信息的爆炸式增長，人類獲得的視覺信息很大一部分是從各種各樣的電子顯示器件上獲得的。這對顯示器件的要求也越來越高。在這些因素的驅(qū)動下，顯示技術(shù)也取得了飛速的發(fā)展。使用FPGA/CPLD設(shè)計的液晶控制器具有很高的靈活性，可以根據(jù)不同的液晶類型、尺寸、使用場合，特別是不同的工業(yè)產(chǎn)品，做一些特殊的設(shè)計，以最小的代價滿足系統(tǒng)的要求。而且可以解決通用的液晶顯示控制器本身固有的一些缺點。本文設(shè)計了一個采用FPGA設(shè)計的液晶顯示控制器，主要解決以下內(nèi)容：采用Cyclone芯片設(shè)計的液晶控制器；采用硬件描述語言進(jìn)行的液晶顯示控制器設(shè)計，重點介紹了如何通過特殊設(shè)計控制器與CPU協(xié)調(diào)的工作，驅(qū)動系統(tǒng)所需時序信號的產(chǎn)生，STN液晶彩色屏灰度顯示的時間抖動算法和幀率控制原理及實現(xiàn)，顯示數(shù)據(jù)的緩沖、轉(zhuǎn)化方法，使用FPGA設(shè)計的用于本系統(tǒng)的特殊SDRAM控制器，以及液晶控制器通過該SDRAM控制器進(jìn)行顯示緩沖器的管理，還有很重要的一點是各個模塊之間的同步處理。這款液晶控制器在實際中的使用效果證明了本課題介紹的液晶控制器方案是一個非常可行的，具有廣泛的通用性。關(guān)鍵詞：液晶控制器、SDRAM控制器、時序信號發(fā)生器、灰度顯示、時間抖動算法

標(biāo)簽： FPGA 液晶控制器

上傳時間： 2013-04-24

上傳用戶：ryanxue
基于FPGA的電子式互感器校驗儀的研究.rar

互感器是電力系統(tǒng)中電能計量和繼電保護(hù)中的重要設(shè)備，其精度和可靠性與電力系統(tǒng)的安全性、可靠性和經(jīng)濟運行密切相關(guān)。隨著電力工業(yè)的發(fā)展，傳統(tǒng)的電磁式互感器已經(jīng)暴露出一系列的缺陷，電子式互感器能很好的解決電磁式互感器的缺點，電子式互感器逐步替代電磁式互感器代表著電力工業(yè)的發(fā)展方向。目前，國產(chǎn)的互感器校驗儀主要是電磁式互感器校驗儀，電子式互感器校驗儀依賴于進(jìn)口。電子式互感器的發(fā)展，使得電子式互感器校驗儀的研制勢在必行。本課題依據(jù)國際標(biāo)準(zhǔn)IEC60044-7、IEC60044-8和國內(nèi)標(biāo)準(zhǔn)GB20840[1].7-2007、GB20840[1].8-2007，設(shè)計了電子式互感器檢驗儀。該校驗儀采用直接法對電子式互感器進(jìn)行校驗，即同時測試待校驗電子式互感器和標(biāo)準(zhǔn)電磁式互感器二次側(cè)的輸出信號，比較兩路信號的參數(shù)，根據(jù)比較結(jié)果完成電子式互感器的校驗工作。論文首先介紹了電子式互感器結(jié)構(gòu)及輸出數(shù)字信號的特征，然后詳細(xì)論述了電子式互感器校驗儀的硬件及軟件設(shè)計方法。硬件主要采用FPGA技術(shù)設(shè)計以太網(wǎng)控制器RTL8019的控制電路，以實現(xiàn)電子式互感器信號的遠(yuǎn)程接收，同時設(shè)計A/D芯片MAX125的控制電路，以實現(xiàn)標(biāo)準(zhǔn)電磁式互感器模擬輸出的數(shù)字化。軟件主要采用FPGA的SOPC技術(shù)，研制了MAX125和RTL8019的IP核，在NiosIIIDE集成開發(fā)環(huán)境下，完成對硬件電路的底層控制，運用準(zhǔn)同步算法和DFT算法開發(fā)應(yīng)用程序?qū)崿F(xiàn)對數(shù)字信號的處理。最終完成電子式互感器校驗儀的設(shè)計。最后進(jìn)行了相關(guān)的實驗，所研制的電子式互感器校驗儀對0.5準(zhǔn)確級的電子式電壓互感器和0.5準(zhǔn)確級電子式電流互感器分別進(jìn)行了校驗，對其額定負(fù)荷的20％、100％、120％點做為測量點進(jìn)行測量。經(jīng)過對實驗數(shù)據(jù)的處理分析可知，校驗儀對電子式互感器的校驗精度滿足0.5％的比差誤差和20’的相位差。本課題的研究為電子式互感器校驗儀的研制工作提供了理論和實踐依據(jù)。

標(biāo)簽： FPGA 電子式互感器校驗儀

上傳時間： 2013-04-24

上傳用戶：569342831