TLV5616 12 位 3微秒 DAC 串行輸入可編程設置時間 功耗
上傳時間： 2013-11-02
上傳用戶：xinyuzhiqiwuwu
CS5361 是CRYSTAL 公司推出的192kHz 采樣率、多位( 24 位) 音頻
上傳時間： 2013-11-07
上傳用戶：xauthu
本文結合研究所科研項目需要，基于16 位高速ADC 芯片LTC2204，設計了一種滿足課題要求的高速度高性能的16 位模數轉換板卡方案。該方案中的輸入電路和時鐘電路采用差分結構，輸出電路采用鎖存器隔離結構，電源電路采用了較好的去耦措施，并且注重了板卡接地設計，使其具有抗噪聲干擾能力強、動態性能好、易實現的特點。
上傳時間： 2013-11-10
上傳用戶：cc1
本文設計數字式液位測量儀,采用雙差壓法對液位進行測量,有效地克服了液體密度變化對液位測量結果的影響,提高液位測量的精度。本設計的液位測量儀還能直接顯示液位高度的厘米數。關鍵詞:雙差壓法 液位測量儀 普通差壓法測量液位, 精度無法保證。本文提出雙差壓法的改進方案,以克服液體密度變化對液位測量結果的影響,提高液位測量的精度。 雙差壓法液位測量原理普通差壓法測量液位的原理:只有在液體密度ρ恒定不變的條件下,差壓△ P 才與液位高度H 呈線性正比關系,才可通過測量差壓△P 間接地獲取液位H 值。但液體密度ρ是液體組份和溫度的多元函數。當液體組份和溫度變化導致密度ρ改變時,即使液位高度H 沒有變化,也將使差壓信號△ P 改變,此時若還按原先的液體密度ρ從差壓信號△ P 計算出液位H,顯然將導致測量誤差, 嚴重時會造成操作人員的錯誤判斷。為此,本文提出采用兩個差壓傳感器,如圖1。其中差壓傳感器1 用于測量未知液位高度H 產生的差壓,即密閉容器底部和液面上方的壓力差:
上傳時間： 2013-11-21
上傳用戶：源碼3
為了縮短加法電路運行時間，提高FPGA運行效率，利用選擇進位算法和差額分組算法用硬件電路實現32位加法器，差額分組中的加法單元是利用一種改進的超前進位算法實現，選擇進位算法可使不同的分組單元并行運算，利用低位的運算結果選擇高位的進位為1或者進位為零的運算結果，節省了進位選擇等待的時間，最后利用XILINX進行時序仿真，在FPGA上進行驗證，可穩定運行在高達50兆的頻率，理論分析與計算機仿真表明該算法切實可行、有效并且易于實現。
上傳時間： 2013-12-19
上傳用戶：jshailingzzh
8位加法器和減法器設計實習報告
上傳時間： 2013-10-22
上傳用戶：sjyy1001
十六位模數轉換器AD7705+及其應用
上傳時間： 2013-10-12
上傳用戶：refent
protel99se元件名系表
上傳時間： 2013-10-08
上傳用戶：liuwei6419
PCB Layout Rule Rev1.70, 規範內容如附件所示, 其中分為: (1) ”PCB LAYOUT 基本規範”:為R&D Layout時必須遵守的事項, 否則SMT,DIP,裁板時無法生產. (2) “錫偷LAYOUT RULE建議規範”: 加適合的錫偷可降低短路及錫球. (3) “PCB LAYOUT 建議規範”:為製造單位為提高量產良率,建議R&D在design階段即加入PCB Layout. (4) ”零件選用建議規範”: Connector零件在未來應用逐漸廣泛, 又是SMT生產時是偏移及置件不良的主因,故製造希望R&D及採購在購買異形零件時能顧慮製造的需求, 提高自動置件的比例.
上傳時間： 2013-10-28
上傳用戶：zhtzht
Hyperlynx仿真應用:阻抗匹配.下面以一個電路設計為例，簡單介紹一下PCB仿真軟件在設計中的使用。下面是一個DSP硬件電路部分元件位置關系(原理圖和PCB使用PROTEL99SE設計)，其中DRAM作為DSP的擴展Memory(64位寬度，低8bit還經過3245接到FLASH和其它芯片)，DRAM時鐘頻率133M。因為頻率較高，設計過程中我們需要考慮DRAM的數據、地址和控制線是否需加串阻。下面，我們以數據線D0仿真為例看是否需要加串阻。模型建立首先需要在元件公司網站下載各器件IBIS模型。然后打開Hyperlynx,新建LineSim File(線路仿真—主要用于PCB前仿真驗證)新建好的線路仿真文件里可以看到一些虛線勾出的傳輸線、芯片腳、始端串阻和上下拉終端匹配電阻等。下面，我們開始導入主芯片DSP的數據線D0腳模型。左鍵點芯片管腳處的標志，出現未知管腳，然后再按下圖的紅線所示線路選取芯片IBIS模型中的對應管腳。 3http://bbs.elecfans.com/ 電子技術論壇 http://www.elecfans.com 電子發燒友點OK后退到“ASSIGN Models”界面。選管腳為“Output”類型。這樣，一樣管腳的配置就完成了。同樣將DRAM的數據線對應管腳和3245的對應管腳IBIS模型加上(DSP輸出，3245高阻，DRAM輸入)。下面我們開始建立傳輸線模型。左鍵點DSP芯片腳相連的傳輸線，增添傳輸線，然后右鍵編輯屬性。因為我們使用四層板，在表層走線，所以要選用“Microstrip”，然后點“Value”進行屬性編輯。這里，我們要編輯一些PCB的屬性，布線長度、寬度和層間距等，屬性編輯界面如下：再將其它傳輸線也添加上。這就是沒有加阻抗匹配的仿真模型(PCB最遠直線間距1.4inch，對線長為1.7inch)。現在模型就建立好了。仿真及分析下面我們就要為各點加示波器探頭了，按照下圖紅線所示路徑為各測試點增加探頭：為發現更多的信息，我們使用眼圖觀察。因為時鐘是133M，數據單沿采樣，數據翻轉最高頻率為66.7M，對應位寬為7.58ns。所以設置參數如下：之后按照芯片手冊制作眼圖模板。因為我們最關心的是接收端(DRAM)信號，所以模板也按照DRAM芯片HY57V283220手冊的輸入需求設計。芯片手冊中要求輸入高電平VIH高于2.0V，輸入低電平VIL低于0.8V。DRAM芯片的一個NOTE里指出，芯片可以承受最高5.6V，最低-2.0V信號(不長于3ns)：按下邊紅線路徑配置眼圖模板：低8位數據線沒有串阻可以滿足設計要求，而其他的56位都是一對一，經過仿真沒有串阻也能通過。于是數據線不加串阻可以滿足設計要求，但有一點需注意，就是寫數據時因為存在回沖，DRAM接收高電平在位中間會回沖到2V。因此會導致電平判決裕量較小，抗干擾能力差一些，如果調試過程中發現寫RAM會出錯，還需要改版加串阻。
上傳時間： 2013-11-05
上傳用戶：dudu121
