隨著科技的發(fā)展和社會的進步,數(shù)字電視已逐漸成為現(xiàn)代電視的主流。利用今年是奧運年的契機,研究和推廣數(shù)字電視廣播具有重大的意義。2006年8月底我國出臺的數(shù)字多媒體/電視廣播(DMB-T)標準,確立了中國自己的技術(shù)標準。以此來發(fā)展擁有自主知識產(chǎn)權(quán)的數(shù)字電視事業(yè),不僅可以滿足廣大人民群眾日益增長的物質(zhì)、文化要求,還可以帶動相關(guān)產(chǎn)業(yè)快速發(fā)展。 本課題在深入研究DMB-T國家標準的基礎(chǔ)上,首先對系統(tǒng)的調(diào)制系統(tǒng)進行了設(shè)計規(guī)劃,然后對信道調(diào)制的星座映射、系統(tǒng)信息插入、幀體數(shù)據(jù)處理、PN序列插入的幀形成模塊和成形濾波模塊進行了設(shè)計和仿真,并驗證了其正確性。 3780個子載波的時域同步正交多載波技術(shù)(TDS-OFDM)是DMB-T調(diào)制系統(tǒng)的關(guān)鍵技術(shù)之一。由于載波數(shù)不是2的整數(shù)次冪,考慮到實現(xiàn)的有效性,不能采用現(xiàn)已成熟的基-2或基-4的快速傅立葉變換(FFT)算法。針對調(diào)制系統(tǒng)中特有的3780點IFFT,課題深入分析和比較了Cooley-Tukey、Winograd和素因子三種離散快速傅立葉變換算法的特點和性能,綜合利用了三種算法優(yōu)勢,考慮了算法的復雜度、運算的速度、資源的消耗,設(shè)計出一種新的算法,進行了Matlab驗證和基于FPGA(現(xiàn)場可編程門陣列)的仿真。分析表明,該算法所需的加法、乘法次數(shù)已很逼近4096點FFT算法。 DMB-T發(fā)射端的基帶成形濾波采用了平方根升余弦滾降濾波,由于其0.05的滾降系數(shù)在實現(xiàn)中比較苛刻,所以是設(shè)計的難點之一。本課題利用Matlab工具采用了等紋波最優(yōu)濾波的方法設(shè)計了169階數(shù)字濾波器,其阻帶衰減達到了46.9dB,完全符合標準的要求;利用四倍插值的方法實現(xiàn)了I、Q合路的該濾波器的FPGA設(shè)計,并進行了設(shè)計優(yōu)化,顯著降低了濾波器的運算量,大大節(jié)約了實現(xiàn)該濾波器所需的乘法器資源。
上傳時間: 2013-06-28
上傳用戶:camelcamel690
數(shù)字語音通信是當前信息產(chǎn)業(yè)中發(fā)展最快、普及面最廣的業(yè)務(wù)。語音信號壓縮編碼是數(shù)字語音信號處理的一個方面,它和通信領(lǐng)域聯(lián)系最為密切。在現(xiàn)有的語音編碼中,美國聯(lián)邦標準混合激勵線性預測(MELP—Mixed Excited Linear Prediction)算法在2.4kb/s的碼率下取得了較好的語音質(zhì)量,具有廣闊的應(yīng)用前景。 FPGA作為一種快速、高效的硬件平臺在數(shù)字信號處理和通信領(lǐng)域具有著獨特的優(yōu)勢。現(xiàn)代大容量、高速度的FPGA一般都內(nèi)嵌有可配置的高速RAM、PLL、LVDS、LVTTL以及硬件乘法累加器等DSP模塊。用FPGA來實現(xiàn)數(shù)字信號處理可以很好地解決并行性和速度問題,而且其靈活的可配置特性,使得FPGA構(gòu)成的DSP系統(tǒng)非常易于修改、測試及硬件升級。 本論文闡述了一種基于FPGA的混合激勵線性預測聲碼器的研究與設(shè)計。首先介紹了語音編碼研究的發(fā)展狀況以及低速率語音編碼研究的意義,接著在對MELP算法進行深入分析的基礎(chǔ)上,提出了利用DSP Builder在Matlab中建模的思路及實現(xiàn)過程,最后本文把重點放在MELP聲碼器的編解碼器設(shè)計上,利用DSP Builder、QuartusⅡ分別設(shè)計了其中的濾波器、分幀加窗處理、線性預測分析等關(guān)鍵模塊。 在Simulink環(huán)境下運用SignalCompiler對編解碼系統(tǒng)進行功能仿真,為了便于仿真,系統(tǒng)中沒有設(shè)計的模塊在Simulink中用數(shù)學模型代替,仿真結(jié)果表明,合成語音信號與原始信號很好的擬合,系統(tǒng)編解碼后語音質(zhì)量基本良好。
上傳時間: 2013-06-02
上傳用戶:lili1990
LED顯示屏作為一項高新科技產(chǎn)品正引起人們的高度重視,它以其動態(tài)范圍廣,亮度高,壽命長,工作性能穩(wěn)定而日漸成為顯示媒體中的佼佼者,現(xiàn)已廣泛應(yīng)用于廣告、證券、交通、信息發(fā)布等各方面,且隨著全彩屏顯示技術(shù)的日益完善,LED顯示屏有著廣闊的市場前景。 本文主要研究的對象為全彩色LED同步顯示屏控制系統(tǒng),提出了一個系統(tǒng)實現(xiàn)方案,整個系統(tǒng)分三部分組成:DVI解碼電路、發(fā)送系統(tǒng)以及接收系統(tǒng)。DVI解碼模塊用于從顯卡的DVI口獲取視頻源數(shù)據(jù),經(jīng)過T.D.M.S.解碼恢復出可供LED屏顯示的紅、綠、藍共24位像素數(shù)據(jù)和一些控制信號。發(fā)送系統(tǒng)用于將收到的數(shù)據(jù)流進行緩存,經(jīng)處理后發(fā)送至以太網(wǎng)芯片進行以太網(wǎng)傳輸。接收系統(tǒng)接收以太網(wǎng)上傳來的視頻數(shù)據(jù)流,經(jīng)過位分離操作后存入SRAM進行緩存,再串行輸入至LED顯示屏進行掃描顯示。然后,從多方面論述了該方案的可行性,仔細推導了LED顯示屏各技術(shù)參數(shù)之間的聯(lián)系及約束關(guān)系。 本課題采用可編程邏輯器件來完成系統(tǒng)功能,可編程邏輯器件具有高集成度、高速度、在線可編程等特點,不僅可以滿足高速圖像數(shù)據(jù)處理對速度的要求,而且增加了設(shè)計的靈活性,不需修改電路硬件設(shè)計,縮短了設(shè)計周期,還可以進行在線升級。
上傳時間: 2013-06-22
上傳用戶:jennyzai
隨著數(shù)字電視技術(shù)的飛速發(fā)展,數(shù)字機頂盒已成為現(xiàn)在模擬電視收看數(shù)字電視節(jié)目必不可少的設(shè)備。而數(shù)字機頂盒需要在解碼后的模擬視頻信號上加入屏幕顯示信息(如亮度、色度、信息服務(wù)菜單等)以提供給觀眾良好的界面和靈活的人機交互。 v屏幕顯示系統(tǒng)(OSG,On-Screen-Graphics)解決了現(xiàn)有模擬電視無法實現(xiàn)的疊加屏幕顯示信息的問題,提供同步輸出疊加有各種圖形、文字的電視節(jié)目圖像的功能,其中最主要的部分是OSD(On-Screen-Display),即屏幕顯示單元。OSD將疊加的位圖圖像分為多個OSD塊,一般定義為矩形區(qū)域。每個矩形區(qū)域,例如臺標、參數(shù)調(diào)節(jié)框、字幕等,都有獨立的4色、16色或256色顏色查找表。同時OSG系統(tǒng)也支持真彩模式。OSD塊經(jīng)由編碼/混合器與視頻圖像進行alpha混合后輸出到電視屏幕上。 本文詳細介紹了應(yīng)用FPGA設(shè)計包括屏幕顯示單元在內(nèi)的OSG系統(tǒng)的思路和設(shè)計過程,描述了模塊的劃分與功能仿真。在論文前半部分,本文給出了圖文屏幕顯示系統(tǒng)各子單元的工作流程,接著論文的后半部分,給出了詳細的模塊接口說明和硬件實現(xiàn)。
上傳時間: 2013-07-27
上傳用戶:萬有引力
碼元定時恢復(位同步)技術(shù)是數(shù)字通信中的關(guān)鍵技術(shù)。位同步信號本身的抖動、錯位會直接降低通信設(shè)備的抗干擾性能,使誤碼率上升,甚至會使傳輸遭到完全破壞。尤其對于突發(fā)傳輸系統(tǒng),快速、精確的定時同步算法是近年來研究的一個焦點。本文就是以Inmarsat GES/AES數(shù)據(jù)接收系統(tǒng)為背景,研究了突發(fā)通信傳輸模式下的全數(shù)字接收機中位同步方法,并予以實現(xiàn)。 本文系統(tǒng)地論述了位同步原理,在此基礎(chǔ)上著重研究了位同步的系統(tǒng)結(jié)構(gòu)、碼元定時恢復算法以及衡量系統(tǒng)性能的各項指標,為后續(xù)工作奠定了基礎(chǔ)。 首先根據(jù)衛(wèi)星系統(tǒng)突發(fā)信道傳輸?shù)奶攸c分析了傳統(tǒng)位同步方法在突發(fā)系統(tǒng)中的不足,接下來對Inmarsat系統(tǒng)的短突發(fā)R信道和長突發(fā)T信道的調(diào)制方式和幀結(jié)構(gòu)做了細致的分析,并在Agilent ADS中進行了仿真。 在此基礎(chǔ)上提出了一種充分利用報頭前導比特信息的,由滑動平均、閾值判斷和累加求極值組成的快速報頭時鐘捕獲方法,此方法可快速精準地完成短突發(fā)形式下的位同步,并在FPGA上予以實現(xiàn),效果良好。 在長突發(fā)形式下的報頭時鐘捕獲后還需要對后續(xù)數(shù)據(jù)進行位同步跟蹤,在跟蹤過程中本論文首先用DSP Builder實現(xiàn)了插值環(huán)路的位同步算法,進行了Matlab仿真和FPGA實現(xiàn)。并在插值環(huán)路的基礎(chǔ)上做出改進,提出了一種新的高效的基于移位算法的位同步方案并予以FPGA實現(xiàn)。最后將移位算法與插值算法進行了性能比較,證明該算法更適合于本項目中Inmarsat的長突發(fā)信道位同步跟蹤。 論文對兩個突發(fā)信道的位同步系統(tǒng)進行了理論研究、算法設(shè)計以及硬件實現(xiàn)的全過程,滿足系統(tǒng)要求。
上傳時間: 2013-04-24
上傳用戶:zukfu
基于FPGA技術(shù)的網(wǎng)絡(luò)入侵檢測是未來的發(fā)展方向,而網(wǎng)絡(luò)包頭的分類是入侵檢測系統(tǒng)的關(guān)鍵。 文章首先介紹了FPGA技術(shù)的基本原理以及其在信息安全方面的應(yīng)用,接著介紹入侵檢測系統(tǒng)以及FPGA技術(shù)在入侵檢測系統(tǒng)中的應(yīng)用。 分析了幾種比較出名的網(wǎng)絡(luò)包分類算法,包括軟件分類方法、TCAM分類算法、BV算法、Tree Bitmap算法以及端口范圍分類算法。 在此基礎(chǔ)上,文章設(shè)計了一個基于FPGA技術(shù)的入侵檢測系統(tǒng)包分類的基本框架圖,實現(xiàn)框架圖中的各個基本功能模塊。在實現(xiàn)過程中,提出了一類結(jié)合三態(tài)內(nèi)容可尋址內(nèi)存(TCAM)和普通存儲器(RAM)的網(wǎng)絡(luò)包包頭分類方案。我們將檢測規(guī)則編號并位圖化,使用RAM存儲與包頭結(jié)構(gòu)相關(guān)的規(guī)則位圖,通過TCAM上的數(shù)據(jù)匹配操作,快速關(guān)聯(lián)待分析的網(wǎng)絡(luò)數(shù)據(jù)包與入侵檢測規(guī)則。文章還討論了網(wǎng)包頭分類方法的優(yōu)化算法,將優(yōu)化算法與未優(yōu)化算法在速度和空間上進行比較。此外,還討論了對Snort的規(guī)則庫進行整理和規(guī)則化的問題。 最后,對所設(shè)計的包頭分類匹配模塊在Quartus II進行仿真評估,將實驗結(jié)果與已有的一些分類算法進行了比較。結(jié)果說明,本設(shè)計在匹配速度和更新速度上有優(yōu)勢,但消耗了較多的存儲空間.
標簽: 入侵檢測系統(tǒng) 網(wǎng)絡(luò) 包分類 技術(shù)研究
上傳時間: 2013-07-17
上傳用戶:gonuiln
數(shù)據(jù)采集系統(tǒng)是信號與信息處理系統(tǒng)中不可缺少的重要組成部分,同時也是軟件無線電系統(tǒng)中的核心模塊,在現(xiàn)代雷達系統(tǒng)以及無線基站系統(tǒng)中的應(yīng)用越來越廣泛。為了能夠滿足目前對軟件無線電接收機自適應(yīng)性及靈活性的要求,并充分體現(xiàn)在高性能FPGA平臺上設(shè)計SOC系統(tǒng)的思路,本文提出了由高速高精度A/D轉(zhuǎn)換芯片、高性能FPGA、PCI總線接口、DB25并行接口組成的高速數(shù)據(jù)采集系統(tǒng)設(shè)計方案及實現(xiàn)方法。其中FPGA作為本系統(tǒng)的控制核心和傳輸橋梁,發(fā)揮了極其重要的作用。通過FPGA不僅完成了系統(tǒng)中全部數(shù)字電路部分的設(shè)計,并且使系統(tǒng)具有了較高的可適應(yīng)性、可擴展性和可調(diào)試性。 在時序數(shù)字邏輯設(shè)計上,充分利用FPGA中豐富的時序資源,如鎖相環(huán)PLL、觸發(fā)器,緩沖器FIFO、計數(shù)器等,能夠方便的完成對系統(tǒng)輸入輸出時鐘的精確控制以及根據(jù)系統(tǒng)需要對各處時序延時進行修正。 在存儲器設(shè)計上,采用FPGA片內(nèi)存儲器。可根據(jù)系統(tǒng)需要隨時進行設(shè)置,并且能夠方便的完成數(shù)據(jù)格式的合并、拆分以及數(shù)據(jù)傳輸率的調(diào)整。 在傳輸接口設(shè)計上,采用并行接口和PCI總線接口的兩種數(shù)據(jù)傳輸模式。通過FPGA中的宏功能模塊和IP資源實現(xiàn)了對這兩種接口的邏輯控制,可使系統(tǒng)方便的在兩種傳輸模式下進行切換。 在系統(tǒng)工作過程控制上,通過VB程序編寫了應(yīng)用于PC端的上層控制軟件。并通過并行接口實現(xiàn)了PC和FPGA之間的交互,從而能夠方便的在PC機上完成對系統(tǒng)工作過程的控制和工作模式的選擇。 在系統(tǒng)調(diào)試方面,充分利用QuartuslI軟件中自帶的嵌入式邏輯分析儀SignalTaplI,實時準確的驗證了在系統(tǒng)整個傳輸過程中數(shù)據(jù)的正確性和時序性,并極大的降低了用常規(guī)儀器觀測FPGA中眾多待測引腳的難度。 本文第四章針對FPGA中各功能模塊的邏輯設(shè)計進行了詳細分析,并對每個模塊都給出了精確的仿真結(jié)果。同時,文中還在其它章節(jié)詳細介紹了系統(tǒng)的硬件電路設(shè)計、并行接口設(shè)計、PCI接口設(shè)計、PC端控制軟件設(shè)計以及用于調(diào)試過程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法,并且也對系統(tǒng)的仿真結(jié)果和測試結(jié)果給出了分析及討論。最后還附上了系統(tǒng)的PCB版圖、FPGA邏輯設(shè)計圖、實物圖及注釋詳細的相關(guān)源程序清單。
標簽: FPGA 控制 高速數(shù)據(jù) 采集系統(tǒng)
上傳時間: 2013-06-09
上傳用戶:lh25584
三維彩色信息獲取系統(tǒng)目的是獲取對象的三維空間坐標和顏色信息。它是計算機視覺研究的重要內(nèi)容,也是當前信息科學研究中的一個重要熱點。 本文首先介紹了三維信息獲取技術(shù)的意義和實時可重構(gòu)三維激光彩色信息獲取系統(tǒng)總體方案。該方案合理劃分了系統(tǒng)的圖像處理任務(wù),充分地利用了擁有的硬、軟件資源。闡述了基于FPGA處理器的硬件系統(tǒng)結(jié)構(gòu)及其工作原理和系統(tǒng)工作時序。 本文還研究了圖像處理系統(tǒng)中的數(shù)字邏輯設(shè)計,總結(jié)出了較完整、規(guī)范化的設(shè)計流程和方法,介紹了從圖像處理算法到可編程邏輯器件的規(guī)范化映射方法,總結(jié)了在視頻系統(tǒng)中的高級設(shè)計技巧,包括并行流水線技術(shù)和循環(huán)結(jié)構(gòu)的硬件實現(xiàn)方式等。 為了說明提出的設(shè)計方法,本文分析了基于自適應(yīng)閾值的結(jié)構(gòu)光條紋中心的方向模板快速檢測算法的硬件實現(xiàn)。該算法是把自適應(yīng)閾值法與可變方向模板法相結(jié)合,具有穩(wěn)定性好、精度高、計算簡單、數(shù)據(jù)存儲量小、實現(xiàn)速度快的特點,此外,該方法有利于硬件快速實現(xiàn)。實踐證明這種方法是實用的、有效的。 本文的重點在于研制了具有完全自主知識產(chǎn)權(quán)的實時可重構(gòu)三維激光彩色信息獲取系統(tǒng)中視頻圖像處理專用集成電路。該集成電路是實現(xiàn)系統(tǒng)快速算法的核心,使用現(xiàn)場可編程器FPGA器件EPlK50實現(xiàn)提取激光線、提取人頭輪廓線和提取中心顏色線算法;該集成電路還要實現(xiàn)系統(tǒng)所需的控制邏輯。控制部分包括將視頻采集輸出端口信號轉(zhuǎn)化為RGB真彩色信號的數(shù)據(jù)鎖存模塊、各FIFO緩存器的輸入輸出控制模塊和系統(tǒng)需要的其它信號控制模塊。提出提取輪廓線快速算法,即由FPGA處理器與主機交互式共同快速完成提取人頭正側(cè)影輪廓線算法。該專用集成電路研制是整個實時可重構(gòu)三維激光彩色信息獲取系統(tǒng)實現(xiàn)的關(guān)鍵。
標簽:
上傳時間: 2013-07-23
上傳用戶:lguotao
隨著GPS(Global Positioning System)技術(shù)的不斷發(fā)展和成熟,其全球性、全天候、低成本等特點使得GPS接收機的用戶數(shù)量大幅度增加,應(yīng)用領(lǐng)域越來越廣。但由于定位過程中各種誤差源的存在,單機定位精度受到影響。目前常從兩個方面考慮減小誤差提高精度:①用高精度相位天線、差分技術(shù)等通過提高硬件成本獲取高精度;②針對誤差源用濾波算法從軟件方面實現(xiàn)精度提高。兩種方法中,后者相對于前者在滿足精度要求的前提下節(jié)約成本,而且便于系統(tǒng)融合,是應(yīng)用于GPS定位的系統(tǒng)中更有前景的方法。但由于在系統(tǒng)中實現(xiàn)定位濾波算法需要時間,傳統(tǒng)CPU往往不能滿足實時性的要求,而FPGA以其快速并行計算越來越受到青睞。 本文在FPGA平臺上,根據(jù)“先時序后電路”的設(shè)計思想,由同步?jīng)]計方法以及自頂向下和自下而上的混合設(shè)計方法實現(xiàn)系統(tǒng)的總體設(shè)計。從GPS-OEM板輸出的定位信息的接收到定位結(jié)果的坐標變換,最終到kalman濾波遞推計算減小定位誤差,實現(xiàn)實時、快速、高精度的GPS定位信息采集處理系統(tǒng),為GPS定位數(shù)據(jù)的處理方法做了新的嘗試,為基于FPGA的GPS嵌入式系統(tǒng)的開發(fā)奠定了基礎(chǔ)。具體工作如下: 基于FPGA設(shè)計了GPS定位數(shù)據(jù)的正確接收和顯示,以及經(jīng)緯度到平面坐標的投影變換。根掘GPS輸出信息標準和格式,通過串口接收模塊實現(xiàn)串口數(shù)掘的接收和經(jīng)緯度信息提取,并通過LCD實時顯示。在提取信息的同時將數(shù)據(jù)格式由ASCⅡ碼轉(zhuǎn)變?yōu)槭M制整數(shù)型,實現(xiàn)利用移位和加法運算達到代替乘法運算的效果,從而減少資源的利用率。在坐標轉(zhuǎn)換過程中,利用查找表的方法查找轉(zhuǎn)化時需要的各個參數(shù)值,并將該參數(shù)先轉(zhuǎn)為雙精度浮點小數(shù),再進行坐標轉(zhuǎn)換。根據(jù)高斯轉(zhuǎn)化公式的規(guī)律將公式簡化成只涉及加法和乘法運算,以此簡化公式運算量,達到節(jié)省資源的目的。 卡爾曼濾波器的實現(xiàn)。首先分析了影響定位精度的各種誤差因素,將各種誤差因素視為一階馬爾科夫過程的總誤差,建立了系統(tǒng)狀態(tài)方程、觀測方程和濾波方程,并基于分散濾波的思想進行卡爾曼濾波設(shè)計,并通過Matlab進行仿真。結(jié)果表明,本文設(shè)計的卡爾曼濾波器收斂性好,定位精度高、估計誤差小。在仿真基礎(chǔ)上,實現(xiàn)基于FPGA的卡爾曼濾波計算。在滿足實時性的基礎(chǔ)上,通過IP核、模塊的分時復用和樹狀結(jié)構(gòu)節(jié)省資源,實現(xiàn)數(shù)據(jù)卡爾曼濾波,達到提高數(shù)據(jù)精度的效果。 設(shè)計中以Xilinx公司的Virtex-5系列的XC5VLX110-FF676為硬件平臺,采用Verilog HDL硬件描述語言實現(xiàn),利用Xilinx公司的ISE10.1工具布局布線,一共使用44438個邏輯資源,時鐘頻率達到100MHZ以上,滿足實時性信號處理要求,在保證精度的前提下達到資源最優(yōu)。Modelsim仿真驗證了該設(shè)計的正確性。
上傳時間: 2013-04-24
上傳用戶:二驅(qū)蚊器
《單片機與嵌入式系統(tǒng)應(yīng)用》論文--嵌入式GSM短信息接口的軟硬件設(shè)計,文章給出一個小型的嵌入式SMS中/英文短信信息接口的設(shè)計,并詳細討論PDU模式的短信息格式和中文短信息軟件解碼的設(shè)計。
上傳時間: 2013-07-12
上傳用戶:lanwei
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1