LDPC碼以其接近Shannon極限的優(yōu)異性能在編碼界引起了轟動(dòng),成為研究的熱點(diǎn)。隨著研究的不斷深入和技術(shù)的發(fā)展,目前,LDPC碼已經(jīng)被多個(gè)通信系統(tǒng)定為信道編碼方案,并被應(yīng)用到第二代數(shù)字視頻廣播衛(wèi)星(DVB—S2)通信系統(tǒng)中。由于LDPC碼譯碼過(guò)程中所涉及的數(shù)據(jù)量龐大,譯碼時(shí)序控制復(fù)雜,如何實(shí)現(xiàn)LDPC碼譯碼器成為了人們研究的重點(diǎn)。 論文以基于FPGA實(shí)現(xiàn)LDPC碼譯碼器為研究目標(biāo),主要對(duì)譯碼算法選擇、譯碼數(shù)據(jù)量化、定點(diǎn)數(shù)據(jù)表示方式、譯碼算法關(guān)鍵運(yùn)算單元的FPGA設(shè)計(jì)和譯碼的時(shí)序控制進(jìn)行了深入研究。首先分析了LDPC碼的基本譯碼原理和常用譯碼算法。然后重點(diǎn)分析了BP算法、Log-BP算法、最小和算法和歸一化最小和算法,并對(duì)四種譯碼算法的糾錯(cuò)性能和譯碼復(fù)雜度進(jìn)行比較論證,選出適合硬件實(shí)現(xiàn)的譯碼方案。結(jié)合通信系統(tǒng),對(duì)譯碼算法進(jìn)行仿真分析,確定了譯碼算法的各個(gè)參數(shù)值和譯碼量化方案。 在系統(tǒng)仿真分析論證的基礎(chǔ)之上,以歸一化最小和譯碼算法為理論方案,利用硬件描述語(yǔ)言編寫(xiě)譯碼功能模塊,并基于FPGA實(shí)現(xiàn)了固定譯碼長(zhǎng)度的LDPC碼譯碼器,利用MATLAB和Modelsim分別對(duì)譯碼器進(jìn)行了功能驗(yàn)證和時(shí)序驗(yàn)證,最后模擬通信系統(tǒng)完成了譯碼器的硬件測(cè)試。
標(biāo)簽:
LDPC
FPGA
譯碼器
實(shí)現(xiàn)研究
上傳時(shí)間:
2013-04-24
上傳用戶(hù):1234567890qqq