設(shè)計(jì)采用Altera公司CycloneII系列EP2C5Q208作為核心器件，采用直接數(shù)字頻率合成技術(shù)實(shí)現(xiàn)了一個(gè)頻率、相位可控的基本信號(hào)發(fā)生器。該信號(hào)發(fā)生器可以產(chǎn)生正弦波、方波、三角波和鋸齒波四種波形。仿真及硬件驗(yàn)證的結(jié)果表明，該信號(hào)發(fā)生器精度高，抗干擾性好，此設(shè)計(jì)方案具有一定的實(shí)用性。
標(biāo)簽： FPGA DDS 波形 信號(hào)發(fā)生器
上傳時(shí)間： 2013-12-18
上傳用戶：kz_zank
介紹了一種基于DSP和FPGA的磁鐵電源控制器的設(shè)計(jì)方案，闡述了該控制器硬件系統(tǒng)的組成，包括信號(hào)調(diào)理電路、中間數(shù)據(jù)處理部分、后端的驅(qū)動(dòng)電路。同時(shí)給出了DSP和FPGA之間通過SPI接口通信的具體流程和輸出PWM波形死區(qū)部分的控制流程。設(shè)計(jì)的磁鐵電源控制器有很好的控制和運(yùn)算能力，同時(shí)具有很好的靈活性和可靠性。
上傳時(shí)間： 2013-11-16
上傳用戶：1051290259
一種基于SOPC的任意波形發(fā)生器的構(gòu)建方法
標(biāo)簽： SOPC 任意波形發(fā)生器
上傳時(shí)間： 2013-10-14
上傳用戶：貓愛薛定諤
基于DDS的多波形信號(hào)發(fā)生器設(shè)計(jì)
標(biāo)簽： DDS 多波形 信號(hào)發(fā)生器
上傳時(shí)間： 2013-10-15
上傳用戶：zhishenglu
WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮點(diǎn)DSP算法實(shí)現(xiàn)方案： High-Level Implementation of Bit- and Cycle-Accurate Floating-Point DSP Algorithms with Xilinx FPGAs
上傳時(shí)間： 2013-10-21
上傳用戶：huql11633
為有效控制固態(tài)功率調(diào)制設(shè)備,提高系統(tǒng)的可調(diào)性和穩(wěn)定性,介紹了一種基于現(xiàn)場(chǎng)可編程門陣列( FPGA)和微控制器(MCU) 的多路高壓IGBT 驅(qū)動(dòng)觸發(fā)器的設(shè)計(jì)方法和實(shí)現(xiàn)電路。該觸發(fā)器可選擇內(nèi)或外觸發(fā)信號(hào),可遙控或本控,能產(chǎn)生多路頻率、寬度和延時(shí)獨(dú)立可調(diào)的脈沖信號(hào),信號(hào)的輸入輸出和傳輸都使用光纖。將該觸發(fā)器用于高壓IGBT(3300 V/ 800 A) 感應(yīng)疊加脈沖發(fā)生器中進(jìn)行實(shí)驗(yàn)測(cè)試,給出了實(shí)驗(yàn)波形。結(jié)果表明,該多路高壓IGBT驅(qū)動(dòng)觸發(fā)器輸出脈沖信號(hào)達(dá)到了較高的調(diào)整精度,頻寬’脈寬及延時(shí)可分別以步進(jìn)1 Hz、0. 1μs、0. 1μs 進(jìn)行調(diào)整,滿足了脈沖發(fā)生器的要求,提高了脈沖功率調(diào)制系統(tǒng)的性能。
標(biāo)簽： FPGA IGBT 多路 驅(qū)動(dòng)
上傳時(shí)間： 2013-10-17
上傳用戶：123456wh
Pspice教程課程內(nèi)容：在這個(gè)教程中，我們沒有提到關(guān)于網(wǎng)絡(luò)表中的Pspice 的網(wǎng)絡(luò)表文件輸出，有關(guān)內(nèi)容將會(huì)在后面提到!而且我想對(duì)大家提個(gè)建議：就是我們不要只看波形好不好，而是要學(xué)會(huì)分析，分析不是分析的波形，而是學(xué)會(huì)分析數(shù)據(jù)，找出自己設(shè)計(jì)中出現(xiàn)的問題!有時(shí)候大家可能會(huì)看到，其實(shí)電路并沒有錯(cuò)，只是有時(shí)候我們的仿真設(shè)置出了問題，需要修改。有時(shí)候是電路的參數(shù)設(shè)計(jì)的不合理，也可能導(dǎo)致一些莫明的錯(cuò)誤!我覺得大家做一個(gè)分析后自己看看OutFile文件!點(diǎn),就可以看到詳細(xì)的情況了!基本的分析內(nèi)容：1．直流分析2．交流分析3．參數(shù)分析4．瞬態(tài)分析進(jìn)階分析內(nèi)容：1． 最壞情況分析.2． 蒙特卡洛分析3． 溫度分析4． 噪聲分析5． 傅利葉分析6． 靜態(tài)直注工作點(diǎn)分析數(shù)字電路設(shè)計(jì)部分淺談附錄A: 關(guān)于Simulation Setting的簡(jiǎn)介附錄B： 關(guān)于測(cè)量函數(shù)的簡(jiǎn)介附錄C：關(guān)于信號(hào)源的簡(jiǎn)介
上傳時(shí)間： 2013-10-14
上傳用戶：31633073
半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場(chǎng)合非常廣泛，圖一是常見的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導(dǎo)體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導(dǎo)體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請(qǐng)注意圖三中有一條銲線從中斷裂，那是使用不當(dāng)引發(fā)過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負(fù)極的腳上，經(jīng)由銲線連接正極的腳。當(dāng)LED通過正向電流時(shí)，晶片會(huì)發(fā)光而使LED發(fā)亮，如圖六所示。 半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱為IC封裝製程，又可細(xì)分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡(jiǎn)介這兩段的製造程序。
上傳時(shí)間： 2013-11-04
上傳用戶：372825274
Allegro 16.3出GERBER步驟,比較詳細(xì)！！
上傳時(shí)間： 2013-10-13
上傳用戶：lchjng
為提高訓(xùn)練效果，仿真訓(xùn)練系統(tǒng)中需進(jìn)行信號(hào)波形測(cè)試。在介紹PCI1721板卡基本功能及主要特點(diǎn)的基礎(chǔ)上，介紹了VB編程結(jié)合PCI1721總線擴(kuò)展實(shí)現(xiàn)信號(hào)產(chǎn)生的方法，給出了信號(hào)產(chǎn)生軟件實(shí)現(xiàn)的基本方法、PCI1721實(shí)現(xiàn)多通道輸出的方法以及VRML和VB交互的實(shí)現(xiàn)方法，便于以后功能擴(kuò)展。為保證輸出波形滿足要求，實(shí)現(xiàn)脈沖信號(hào)、視頻信號(hào)、檢波信號(hào)等模擬信號(hào)的選擇輸出，設(shè)計(jì)了整形電路。這樣既可以實(shí)現(xiàn)虛擬測(cè)試又可以實(shí)現(xiàn)真正測(cè)試。
標(biāo)簽： 1721 PCI 仿真系統(tǒng) 信號(hào)測(cè)試
上傳時(shí)間： 2013-11-04
上傳用戶：shenlan
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
