在线观看网站免费入口在线观看国内,欧美一区免费,欧美国产亚洲精品久久久8v

輸電系統(tǒng)

ITU-T G.723.1語音編解碼協議全文

·ITU-T G.723.1語音編解碼協議全文

標簽： ITU-T 723.1 nbsp 語音編解碼

上傳時間： 2013-06-05

上傳用戶：17854267178
ITU-T G.723.1語音編解碼算法源代碼

·詳細說明：ITU-T G.723.1語音編解碼算法源代碼-ITU-T the G.723.1 pronunciation arranges the decoding to calculate the law origin code 文件列表: G.723.1_c .........\BASOP.C .........\BASOP.H ....

標簽： ITU-T 723.1 nbsp 語音編解碼

上傳時間： 2013-07-16

上傳用戶：sz_hjbf
ITU-T G.729 Source code(已經驗證過的)

·詳細說明：已經驗證過的ITU G.729B源碼 1.使用定點運算, 純c實現 2.已經附帶了VC6的項目文件(原始的ITU源碼只有makefile,沒有VC項目文件), 方便初學者入門使用 3.用于測試G.729編碼和解碼 4.主要應用于VoIP項目文件列表: ITU-T G.729 Source code ...................

標簽： nbsp Source ITU-T code

上傳時間： 2013-08-01

上傳用戶：matlab
工業監控和便攜式儀器的6通道SAR型ADC

14 位 LTC®2351-14 是一款 1.5Msps、低功率 SAR 型 ADC，具有 6 個同時采樣差分輸入通道。它采用單 3V 工作電源，並具有 6 個獨立的采樣及保持放大器 (S/HA) 和一個 ADC。

標簽： SAR ADC 工業監控便攜式

上傳時間： 2013-11-16

上傳用戶：dbs012280
10Gbits GPON系統的完整，緊湊型APD偏置解決方案

雪崩光電二極管 (APD) 接收器模塊在光纖通信繫統中被廣泛地使用。APD 模塊包含 APD 和一個信號調理放大器，但並不是完全獨立。它仍舊需要重要的支持電路，包括一個高電壓、低噪聲電源和一個用於指示信號強度的精準電流監視器

標簽： Gbits GPON APD 10

上傳時間： 2013-11-22

上傳用戶：zhangyigenius
基于T-S模糊故障樹的系統故障診斷研究

針對傳統的故障樹分析法在故障診斷中存在的缺點和不足，文中將模糊理論運用到故障診斷中，提出基于T-S的模糊故障樹的故障診斷法。介紹了T-S模糊模型及算法，建立了診斷系統的故障庫和推理機。使設備操作和維修人員可及時發現故障，降低系統故障率，提高了保障的能力。

標簽： T-S 模糊樹故障診斷

上傳時間： 2013-10-20

上傳用戶：heheh
雙T網絡資料

雙T網絡

標簽： 雙T網絡

上傳時間： 2013-10-20

上傳用戶：txfyddz
protel99se元件名系表

protel99se元件名系表

標簽： protel 99 se 元件

上傳時間： 2013-10-08

上傳用戶：liuwei6419
pcb layout design(臺灣硬件工程師15年經驗

PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setup􀃆pads􀃆stacks

標簽： layout design pcb 硬件工程師

上傳時間： 2013-10-22

上傳用戶：pei5
IC封裝製程簡介(IC封裝制程簡介)

半導體的產品很多，應用的場合非常廣泛，圖一是常見的幾種半導體元件外型。半導體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。從半導體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導體元件真正的的核心，是包覆在膠體或陶瓷內一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內部的晶片，圖三是以顯微鏡將內部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當引發過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。圖四是常見的LED，也就是發光二極體，其內部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負極的腳上，經由銲線連接正極的腳。當LED通過正向電流時，晶片會發光而使LED發亮，如圖六所示。半導體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產品，稱為IC封裝製程，又可細分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節中將簡介這兩段的製造程序。

標簽： 封裝 IC封裝制程

上傳時間： 2014-01-20

上傳用戶：蒼山觀海