欧美a大片欧美片,羞羞视频在线观看欧美,国产福利片在线观看

這些資源可以利用

Verilog_HDL的基本語法詳解（夏宇聞版）

Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計(jì)的語言。用Verilog HDL描述的電路設(shè)計(jì)就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結(jié)構(gòu)描述的語言。這也就是說，既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設(shè)計(jì)電路的Verilog HDL模型。Verilog模型可以是實(shí)際電路的不同級別的抽象。這些抽象的級別和它們對應(yīng)的模型類型共有以下五種：　　系統(tǒng)級（system）：用高級語言結(jié)構(gòu)實(shí)現(xiàn)設(shè)計(jì)模塊的外部性能的模型。　　算法級（algorithm）：用高級語言結(jié)構(gòu)實(shí)現(xiàn)設(shè)計(jì)算法的模型。　　RTL級（Register Transfer Level）：描述數(shù)據(jù)在寄存器之間流動和如何處理這些數(shù)據(jù)的模型。　　門級（gate-level）：描述邏輯門以及邏輯門之間的連接的模型。　　開關(guān)級（switch-level）：描述器件中三極管和儲存節(jié)點(diǎn)以及它們之間連接的模型。　　一個復(fù)雜電路系統(tǒng)的完整Verilog HDL模型是由若干個Verilog HDL模塊構(gòu)成的，每一個模塊又可以由若干個子模塊構(gòu)成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶所設(shè)計(jì)的模塊交互的現(xiàn)存電路或激勵信號源。利用Verilog HDL語言結(jié)構(gòu)所提供的這種功能就可以構(gòu)造一個模塊間的清晰層次結(jié)構(gòu)來描述極其復(fù)雜的大型設(shè)計(jì)，并對所作設(shè)計(jì)的邏輯電路進(jìn)行嚴(yán)格的驗(yàn)證。　　Verilog HDL行為描述語言作為一種結(jié)構(gòu)化和過程性的語言，其語法結(jié)構(gòu)非常適合于算法級和RTL級的模型設(shè)計(jì)。這種行為描述語言具有以下功能：　　· 可描述順序執(zhí)行或并行執(zhí)行的程序結(jié)構(gòu)。　　· 用延遲表達(dá)式或事件表達(dá)式來明確地控制過程的啟動時間。　　· 通過命名的事件來觸發(fā)其它過程里的激活行為或停止行為。　　· 提供了條件、if-else、case、循環(huán)程序結(jié)構(gòu)。　　· 提供了可帶參數(shù)且非零延續(xù)時間的任務(wù)（task）程序結(jié)構(gòu)。　　· 提供了可定義新的操作符的函數(shù)結(jié)構(gòu)（function）。　　· 提供了用于建立表達(dá)式的算術(shù)運(yùn)算符、邏輯運(yùn)算符、位運(yùn)算符。　　· Verilog HDL語言作為一種結(jié)構(gòu)化的語言也非常適合于門級和開關(guān)級的模型設(shè)計(jì)。因其結(jié)構(gòu)化的特點(diǎn)又使它具有以下功能：　　- 提供了完整的一套組合型原語（primitive）; 　　- 提供了雙向通路和電阻器件的原語; 　　- 可建立MOS器件的電荷分享和電荷衰減動態(tài)模型。　　Verilog HDL的構(gòu)造性語句可以精確地建立信號的模型。這是因?yàn)樵赩erilog HDL中，提供了延遲和輸出強(qiáng)度的原語來建立精確程度很高的信號模型。信號值可以有不同的的強(qiáng)度，可以通過設(shè)定寬范圍的模糊值來降低不確定條件的影響。　　Verilog HDL作為一種高級的硬件描述編程語言，有著類似C語言的風(fēng)格。其中有許多語句如：if語句、case語句等和C語言中的對應(yīng)語句十分相似。如果讀者已經(jīng)掌握C語言編程的基礎(chǔ)，那么學(xué)習(xí)Verilog HDL并不困難，我們只要對Verilog HDL某些語句的特殊方面著重理解，并加強(qiáng)上機(jī)練習(xí)就能很好地掌握它，利用它的強(qiáng)大功能來設(shè)計(jì)復(fù)雜的數(shù)字邏輯電路。下面我們將對Verilog HDL中的基本語法逐一加以介紹。

標(biāo)簽： Verilog_HDL

上傳時間： 2013-11-23

上傳用戶：青春給了作業(yè)95
Verilog_HDL的基本語法詳解（夏宇聞版）

Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計(jì)的語言。用Verilog HDL描述的電路設(shè)計(jì)就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結(jié)構(gòu)描述的語言。這也就是說，既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設(shè)計(jì)電路的Verilog HDL模型。Verilog模型可以是實(shí)際電路的不同級別的抽象。這些抽象的級別和它們對應(yīng)的模型類型共有以下五種：　　系統(tǒng)級（system）：用高級語言結(jié)構(gòu)實(shí)現(xiàn)設(shè)計(jì)模塊的外部性能的模型。　　算法級（algorithm）：用高級語言結(jié)構(gòu)實(shí)現(xiàn)設(shè)計(jì)算法的模型。　　RTL級（Register Transfer Level）：描述數(shù)據(jù)在寄存器之間流動和如何處理這些數(shù)據(jù)的模型。　　門級（gate-level）：描述邏輯門以及邏輯門之間的連接的模型。　　開關(guān)級（switch-level）：描述器件中三極管和儲存節(jié)點(diǎn)以及它們之間連接的模型。　　一個復(fù)雜電路系統(tǒng)的完整Verilog HDL模型是由若干個Verilog HDL模塊構(gòu)成的，每一個模塊又可以由若干個子模塊構(gòu)成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶所設(shè)計(jì)的模塊交互的現(xiàn)存電路或激勵信號源。利用Verilog HDL語言結(jié)構(gòu)所提供的這種功能就可以構(gòu)造一個模塊間的清晰層次結(jié)構(gòu)來描述極其復(fù)雜的大型設(shè)計(jì)，并對所作設(shè)計(jì)的邏輯電路進(jìn)行嚴(yán)格的驗(yàn)證。　　Verilog HDL行為描述語言作為一種結(jié)構(gòu)化和過程性的語言，其語法結(jié)構(gòu)非常適合于算法級和RTL級的模型設(shè)計(jì)。這種行為描述語言具有以下功能：　　· 可描述順序執(zhí)行或并行執(zhí)行的程序結(jié)構(gòu)。　　· 用延遲表達(dá)式或事件表達(dá)式來明確地控制過程的啟動時間。　　· 通過命名的事件來觸發(fā)其它過程里的激活行為或停止行為。　　· 提供了條件、if-else、case、循環(huán)程序結(jié)構(gòu)。　　· 提供了可帶參數(shù)且非零延續(xù)時間的任務(wù)（task）程序結(jié)構(gòu)。　　· 提供了可定義新的操作符的函數(shù)結(jié)構(gòu)（function）。　　· 提供了用于建立表達(dá)式的算術(shù)運(yùn)算符、邏輯運(yùn)算符、位運(yùn)算符。　　· Verilog HDL語言作為一種結(jié)構(gòu)化的語言也非常適合于門級和開關(guān)級的模型設(shè)計(jì)。因其結(jié)構(gòu)化的特點(diǎn)又使它具有以下功能：　　- 提供了完整的一套組合型原語（primitive）; 　　- 提供了雙向通路和電阻器件的原語; 　　- 可建立MOS器件的電荷分享和電荷衰減動態(tài)模型。　　Verilog HDL的構(gòu)造性語句可以精確地建立信號的模型。這是因?yàn)樵赩erilog HDL中，提供了延遲和輸出強(qiáng)度的原語來建立精確程度很高的信號模型。信號值可以有不同的的強(qiáng)度，可以通過設(shè)定寬范圍的模糊值來降低不確定條件的影響。　　Verilog HDL作為一種高級的硬件描述編程語言，有著類似C語言的風(fēng)格。其中有許多語句如：if語句、case語句等和C語言中的對應(yīng)語句十分相似。如果讀者已經(jīng)掌握C語言編程的基礎(chǔ)，那么學(xué)習(xí)Verilog HDL并不困難，我們只要對Verilog HDL某些語句的特殊方面著重理解，并加強(qiáng)上機(jī)練習(xí)就能很好地掌握它，利用它的強(qiáng)大功能來設(shè)計(jì)復(fù)雜的數(shù)字邏輯電路。下面我們將對Verilog HDL中的基本語法逐一加以介紹。

標(biāo)簽： Verilog_HDL

上傳時間： 2014-12-04

上傳用戶：cppersonal
用J2ME與ASP建立數(shù)據(jù)庫連接 J2ME是利用HttpConnection建立HTTP連接

用J2ME與ASP建立數(shù)據(jù)庫連接 J2ME是利用HttpConnection建立HTTP連接，然后獲取數(shù)據(jù)，ASP也是利用HTTP協(xié)議，因而可以利用J2ME與ASP建立連接，從而訪問數(shù)據(jù)庫。

標(biāo)簽： J2ME HttpConnection HTTP ASP

上傳時間： 2013-12-18

上傳用戶：zhangzhenyu
SMB審核工具可以對WINDOWS和SMB平臺的系統(tǒng)進(jìn)行密碼審核

SMB審核工具可以對WINDOWS和SMB平臺的系統(tǒng)進(jìn)行密碼審核，可以利用WINDOWS 2000/XP的超時結(jié)構(gòu)快速的猜測密碼。

標(biāo)簽： SMB WINDOWS 密碼

上傳時間： 2015-05-11

上傳用戶：cainaifa
一個利用并口操作液晶的源代碼

一個利用并口操作液晶的源代碼，可以利用計(jì)算機(jī)并口對液晶進(jìn)行各種操作，簡單易行

標(biāo)簽： 并口操作液晶源代碼

上傳時間： 2013-12-16

上傳用戶：wweqas
一個利用ACE的日志設(shè)施編寫的日志處理類

一個利用ACE的日志設(shè)施編寫的日志處理類，使用時，直接生成對象，就可以利用里邊的公共接口，對用C++寫跨平臺日志程序的同學(xué)很有幫助

標(biāo)簽： ACE 日志編寫

上傳時間： 2015-08-09

上傳用戶：tb_6877751
KernelDriver發(fā)展套件

KernelDriver發(fā)展套件，客戶可直接存取USB硬體，並更快為Windows 98、Me、2000、XP、NT、Windows CE.NET和Linux作業(yè)系統(tǒng)發(fā)展高效能的USB裝置驅(qū)動程式。這些工具提供圖形導(dǎo)向的發(fā)展環(huán)境、使用簡單的應(yīng)用程式界面、硬體診斷工具和範(fàn)例程式，可以排除研發(fā)瓶頸，讓裝置驅(qū)動程式的發(fā)展更容易。

標(biāo)簽： KernelDriver 套件

上傳時間： 2015-10-19

上傳用戶：skhlm
非常好的北大青鳥教材

非常好的北大青鳥教材，這些可全是內(nèi)部資料啊，希望能給朋友們幫助

標(biāo)簽： 教材

上傳時間： 2015-12-27

上傳用戶：jackgao
一套多文件摘要的計(jì)算方法

一套多文件摘要的計(jì)算方法，給予每一個新聞群組簡短的摘要，使新聞讀者可以藉由這些簡短的摘要，大略瞭解新聞群組的內(nèi)容及所要傳達(dá)的消息。

標(biāo)簽：

上傳時間： 2016-02-17

上傳用戶：jqy_china
利用A/D口的按鍵處理程序

利用A/D口的按鍵處理程序，可以利用有限的鍵產(chǎn)生多種不同的鍵。使用KEILC環(huán)境，目標(biāo)器件是C8051F206

標(biāo)簽： 按鍵處理程序

上傳時間： 2016-03-25

上傳用戶：cooran