隨著科技的不斷進(jìn)步，現(xiàn)代電子技術(shù)、信息技術(shù)得到不斷的發(fā)展，隨之也帶來了監(jiān)控技術(shù)的不斷發(fā)展。現(xiàn)代監(jiān)控技術(shù)的含義已不僅僅是局限于某種單一的或獨(dú)立的傳感器測量或數(shù)據(jù)處理，而是多種技術(shù)的集成融合。針對與風(fēng)蝕風(fēng)沙與小氣候環(huán)境的監(jiān)測技術(shù)的實(shí)際需要，本選題提出了一種基于嵌入式ARM-Linux技術(shù)、Zigbee技術(shù)、GPRS網(wǎng)絡(luò)技術(shù)與現(xiàn)代傳感器技術(shù)的風(fēng)蝕風(fēng)沙與小氣候環(huán)境的監(jiān)控系統(tǒng)。 針對風(fēng)蝕風(fēng)沙以及小氣候環(huán)境監(jiān)測的各種傳感器的種類以及型號(hào)的差別性與環(huán)境因子的需要，本選題選擇了功能強(qiáng)大的ARM9處理器AT91RM9200為硬件平臺(tái)，以開源的嵌入式Linux操作系統(tǒng)為軟件平臺(tái)的設(shè)計(jì)方案。考慮到野外監(jiān)測中傳感器的分布問題，選擇了無線自主路由的Zigbee技術(shù)進(jìn)行各種模擬傳感器的連接，Zigbee主模塊與AT91RM9200處理器之間的通信采用RS-232總線進(jìn)行連接的設(shè)計(jì)思路。在對數(shù)據(jù)進(jìn)行處理方法的選擇上，本選題進(jìn)行了數(shù)據(jù)的本地存儲(chǔ)與GPRS網(wǎng)絡(luò)無線遠(yuǎn)程發(fā)送相結(jié)合的設(shè)計(jì)方法。本地存儲(chǔ)可以利用具有USB接口的現(xiàn)場存儲(chǔ)設(shè)備如U盤、SD卡等。在進(jìn)行GPRS網(wǎng)絡(luò)傳輸時(shí)，本課題選擇了西門子公司的MC39i模塊實(shí)現(xiàn)GPRS網(wǎng)絡(luò)與Internet網(wǎng)絡(luò)的無縫對接，以進(jìn)行終端設(shè)備與遠(yuǎn)端服務(wù)器的通信。軟件設(shè)計(jì)上，采用了模塊化設(shè)計(jì)，使用多線程編程，提高了軟件運(yùn)行的能力，在網(wǎng)絡(luò)編程上使用了Socket編程技術(shù)，保證了多通道數(shù)據(jù)的網(wǎng)絡(luò)傳輸。 本系統(tǒng)已經(jīng)實(shí)現(xiàn)了硬件設(shè)計(jì)、軟件設(shè)計(jì)的全部過程，并且已經(jīng)在吉林白城中國農(nóng)業(yè)大學(xué)實(shí)驗(yàn)站安裝使用。實(shí)踐表明，該系統(tǒng)具有可靠性高、體積小、安裝方便，數(shù)據(jù)采集及時(shí)、準(zhǔn)確、可靠等特點(diǎn)，適合大部分野外環(huán)境的監(jiān)測應(yīng)用。
標(biāo)簽： Zigbee ARM 監(jiān)控系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：tzl1975
本文應(yīng)用EDA技術(shù)，基于FPGA器件設(shè)計(jì)與實(shí)現(xiàn)UART，并采用CRC校驗(yàn)。主要工作如下： 1、在異步串行通信電路部分完全用FPGA來實(shí)現(xiàn)。選用Xilinx公司的SpartanⅢ系列的XC3S1000來實(shí)現(xiàn)異步串行通信的接收、發(fā)送和接口控制功能，利用FPGA集成度比較高，具有在線可編程能力，在其完成各種功能的同時(shí)，完全可以將串行通信接口構(gòu)建其中，可根據(jù)實(shí)際需求分配資源。 2、利用VerilogHDL語言非常容易掌握，功能比VHDL更強(qiáng)大的特點(diǎn)，可以在設(shè)計(jì)時(shí)不斷修改程序，來適用不同規(guī)模的應(yīng)用，而且采用Verilog輸入法與工藝性無關(guān)，利用系統(tǒng)設(shè)計(jì)時(shí)對芯片的要求，施加不同的約束條件，即可設(shè)計(jì)出實(shí)際電路。 3、利用ModelSim仿真工具對程序進(jìn)行功能仿真和時(shí)序仿真，以驗(yàn)證設(shè)計(jì)是否能獲得所期望的功能，確定設(shè)計(jì)程序配置到邏輯芯片之后是否可以運(yùn)行，以及程序在目標(biāo)器件中的時(shí)序關(guān)系。 4、為保證數(shù)據(jù)傳輸?shù)恼_性，采用循環(huán)冗余校驗(yàn)CRC(CyclicRedundancyCheck)，該編碼簡單，誤判概率低，為了減少硬件成本，降低硬件設(shè)計(jì)的復(fù)雜度，本設(shè)計(jì)通過CRC算法軟件實(shí)現(xiàn)。 實(shí)驗(yàn)結(jié)果表明，基于EDA技術(shù)的現(xiàn)場可編程門陣列FPGA集成度高，結(jié)構(gòu)靈活，設(shè)計(jì)方法多樣，開發(fā)周期短，調(diào)試方便，修改容易，采用FPGA較好地實(shí)現(xiàn)了串行數(shù)據(jù)的通信功能，并對數(shù)據(jù)作了一定的處理，本設(shè)計(jì)中為CRC校驗(yàn)。另外，可以利用FPGA的在線可編程特性，對本設(shè)計(jì)電路進(jìn)行功能擴(kuò)展，以滿足更高的要求。
標(biāo)簽： FPGA CRC 串行 通信實(shí)現(xiàn)
上傳時(shí)間： 2013-04-24
上傳用戶：Altman
近年來，計(jì)算機(jī)圖形學(xué)應(yīng)用越來越廣泛，尤其是三維(3D)繪圖。3D繪圖使用3D模型和各種影像處理產(chǎn)生具有三維空間真實(shí)感的影像，應(yīng)用于虛擬真實(shí)情況以及多媒體的產(chǎn)品上，且多半是使用低成本的實(shí)時(shí)3D計(jì)算機(jī)繪圖技術(shù)為基礎(chǔ)。在初期3D圖形學(xué)剛起步時(shí)，由于圖形簡單，因此可以利用CPU來運(yùn)算，但隨著圖形學(xué)技術(shù)的發(fā)展，所要繪制的圖形越來越復(fù)雜，這時(shí)如果單純依賴CPU來處理，不能達(dá)到實(shí)時(shí)的要求，因此需要專門的硬件來加速圖形處理，GPU(圖形處理單元)因此出現(xiàn)了。不過由于3D圖形加速硬件的復(fù)雜性和短壽命，這極大地提高了對硬件開發(fā)環(huán)境的需要。為了更好的對設(shè)計(jì)進(jìn)行更改和測試，不能僅僅用專門定制的方法來設(shè)計(jì)，需要其他的方：硬件描述語言(HDL)和FPGA。 隨著計(jì)算機(jī)繪圖規(guī)模的需要，借助輔助硬件資源，來提高圖形處理單元(GPU)處理速度的需求越來越普遍。自從15年前現(xiàn)場可編程門陣列(FPGA)開始出現(xiàn)以來，其在可編程硬件領(lǐng)域所起的作用越來越大。它們在速度、體積和速度方面都有了很大的提高。這意味著FPGA在以前只能使用專用硬件的場合越來越重要。其中一個(gè)應(yīng)用領(lǐng)域就是3D圖形渲染，在這個(gè)研究領(lǐng)域里人們正在利用具有可編程性能的FPGA來幫助改進(jìn)圖形處理單元(GPU)的性能。 能夠在廉價(jià)、可動(dòng)態(tài)重新配置的FPGA上實(shí)現(xiàn)復(fù)雜算法來輔助硬件設(shè)計(jì)。本文的設(shè)計(jì)就是通過在FPGA上實(shí)現(xiàn)3維圖形幾何處理管線部分功能來提高圖形處理速度。具體實(shí)現(xiàn)中使用硬件描述語言(Verilog HDL)進(jìn)行邏輯設(shè)計(jì)，并發(fā)現(xiàn)問題解決問題。 本文主要特色如下： 1.針對幾何變換換子系統(tǒng)，提出一種硬件實(shí)現(xiàn)方案，該方案能對基本的幾何變換如：平移、縮放、旋轉(zhuǎn)和投影進(jìn)行操作。首先構(gòu)造出總體變換矩陣，隨后進(jìn)行矩陣乘法運(yùn)算，再進(jìn)行投影變換，最后輸出變換座標(biāo)。提出一種脈動(dòng)陣列結(jié)構(gòu)，用于兩個(gè)矩陣的乘法運(yùn)算。找到一種快捷的方法來實(shí)現(xiàn)矩陣相乘，將能大大提高系統(tǒng)的效率。 2.對于3D圖形裁剪，文中描述了一種裁剪引擎，它能夠處理3D圖形中的裁剪、透視除法以及視口映射的功能。硬件實(shí)現(xiàn)的難度取決于裁剪算法的復(fù)雜程度。我們在Sutherland-Hodgman裁剪算法的基礎(chǔ)上提出一種新的裁剪算法，該算法通過去除冗余頂點(diǎn)以提高處理速度，同時(shí)利用編碼來判斷線段可見性的方法使得硬件實(shí)現(xiàn)變得很容易。 3.最后，我們在FPGA上實(shí)現(xiàn)了幾何變換以及三維裁剪，并與C語言的模擬結(jié)果對比發(fā)現(xiàn)結(jié)果正確，且三維裁剪能夠以3M個(gè)三角形/s的速度運(yùn)行，滿足了圖形流水中的實(shí)時(shí)性要求。
上傳時(shí)間： 2013-04-24
上傳用戶：yerik
主版上有很多PCI的介面可以利用，他的LAYOUT有一些注意事項(xiàng)及必須處理走線的特性阻抗才可以讓系統(tǒng)穩(wěn)定。
上傳時(shí)間： 2013-06-14
上傳用戶：夢雨軒膂
CodeVisionAVR C語言程序設(shè)計(jì)指南，全英文用戶手冊。資料雖老了些，還是可以參考的。
標(biāo)簽： CodeVisionAVRC 語言程序 設(shè)計(jì)指南
上傳時(shí)間： 2013-07-26
上傳用戶：acwme
EMI / EMC 設(shè)計(jì)（一）被動(dòng)元件的隱藏特性解析 傳統(tǒng)上，EMC 一直被視為「黑色魔術(shù)（black magic）」。其實(shí)，EMC 是可以藉由數(shù)學(xué)公式來 理解的。不過，縱使有數(shù)學(xué)分析方法可以利用，但那些數(shù)學(xué)方程式對實(shí)際的EMC 電路設(shè)計(jì)而 言，仍然太過復(fù)雜了。幸運(yùn)的是，在大多數(shù)的實(shí)務(wù)工作中，工程師并不需要完全理解那些復(fù) 雜的數(shù)學(xué)公式和存在于EMC 規(guī)范中的學(xué)理依據(jù)，只要藉由簡單的數(shù)學(xué)模型，就能夠明白要如 何達(dá)到EMC 的要求。
標(biāo)簽： EMC
上傳時(shí)間： 2013-06-30
上傳用戶：ndyyliu
本工具為英文在線朗讀工具，可以朗讀任何文字性的內(nèi)容且沒有字?jǐn)?shù)限制。大家可以用他來讀新聞、讀小說、讀文章，更重要的是你可以利用本工具練習(xí)英語發(fā)音、聽力，學(xué)習(xí)不摻雜任何中國式口音的純正英語。 實(shí)在是擺脫啞巴英語、掙脫中國式口音的首選！四六級(jí)、雅思、托福、出國留學(xué)的必備！ 本工具為綠色版本，無需安裝，雙擊可直接使用。為了更好的使用本工具，將文件解壓后，請務(wù)必查看“使用前必讀”。 同時(shí)軟件配有“保存”和“讀取”功能，可以保存你此次的朗讀位置，下次點(diǎn)擊“讀取”可以繼續(xù)朗讀。省去了從頭開始朗讀的麻煩。并且支持導(dǎo)入本地文件的文本文檔（TXT格式），直接朗讀。
標(biāo)簽： 英文
上傳時(shí)間： 2013-06-06
上傳用戶：himbly
最近收集的一些CPLD的文章，都是各大期刊上的，雖然不會(huì)有詳細(xì)的設(shè)計(jì)步驟，但當(dāng)些參考還是可以的，在別的地方下載也是需要花錢的，現(xiàn)在打包下載，給大家提供點(diǎn)方便。
標(biāo)簽： CPLD
上傳時(shí)間： 2013-08-20
上傳用戶：風(fēng)為裳的風(fēng)
ADC需要FFT處理器來評(píng)估頻譜純度，DAC則不同，利用傳統(tǒng)的模擬頻譜分析儀就能直接 研究它所產(chǎn)生的模擬輸出。DAC評(píng)估的挑戰(zhàn)在于要產(chǎn)生從單音正弦波到復(fù)雜寬帶CDMA信 號(hào)的各種數(shù)字輸入。數(shù)字正弦波可以利用直接數(shù)字頻率合成技術(shù)來產(chǎn)生，但更復(fù)雜的數(shù)字 信號(hào)則需要利用更精密、更昂貴的字發(fā)生器來產(chǎn)生。 評(píng)估高速DAC時(shí)，最重要的交流性能指標(biāo)包括：建立時(shí)間、毛刺脈沖面積、失真、無雜散 動(dòng)態(tài)范圍(SFDR)和信噪比(SNR)。本文首先討論時(shí)域指標(biāo)，然后討論頻域指標(biāo)。
上傳時(shí)間： 2013-10-27
上傳用戶：Vici
TAS5727EVM 評(píng)估板用于演示和證明德州儀器TAS5727 器件的性能。TAS5727 將一個(gè)高性能的PWM處理器與一個(gè)D 類音頻功率放大器整合在一起。該EVM 可以利用兩個(gè)橋接負(fù)載(BTL) (2.0) 來配置。如需了解有關(guān)TAS5727EVM 器件的詳細(xì)信息，請查閱（器件數(shù)據(jù)表SLOS637）。脈寬調(diào)制器(PWM)基于TI 的Equibit™技術(shù)。TAS5727 還具有其他的音頻處理功能，比如3D、低音提升和雙頻段DRC。
標(biāo)簽： 25W 立體聲 數(shù)字放大器 德州儀器
上傳時(shí)間： 2013-11-20
上傳用戶：chens000
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
