電子功能模件是機電產品的基本組成部分，其水平高低直接決定整個機電產品的工作質量。當前PCB自動測試系統大多為歐美產品，價格相當昂貴，遠遠超出我國中小電子企業的承受能力。為了提高我國中小企業電子設備的競爭力，本課題研發了適合于我國中小企業、價格低廉、使用方便的PCB路內測試系統。 本文首先詳細介紹了PCB各種檢測技術的原理和特點，然后根據本課題面向的用戶群和他們對PCB測試的需求，組建PCB內測試系統。本系統基于虛擬儀器設計思想，以PCB上模擬電子器件、組合邏輯電路及由其構成的功能模塊等為被測對象，包括路內測試儀、邏輯分析單元、信號發生器、高速數據采集器、多路通道掃描器及針床。其中：路內測試儀對不同被測對象選擇不同測試方法，采用電位隔離法實現了被測對象與PCB上其他元器件的隔離，并采用自適應測試方法提高測試結果的準確度。邏輯分析單元主要采用反向驅動技術測試常見的組合邏輯電路。信號發生器能同時產生兩路正弦波、方波、斜波、三角波等常用波形。數據采集器能同時采集四路信號，以USB接口與主機通訊。多路通道掃描器采用小型繼電器陣列來實現，可擴展性好。針床采用新型夾具，既保證接觸性能，又不至破壞觸點。 實踐表明，本系統能對常用電子功能模件進行自動測試，基本達到了預期目標。
上傳時間： 2013-06-06
上傳用戶：klds
移動機器人是機器人研究領域中重要的一個分支，智能移動機器人集人工智能、智能控制、信息處理、圖象處理、檢測與轉換等專業技術為一體，跨計算’機、自動控制、機械、電子等多學科，成為當前智能機器人研究的重點之一。路徑規劃是移動機器人研究的一個基本而又極其重要的課題。靈活有效的路徑規劃算法能夠幫助機器人適應各種復雜的環境，大大提高機器人的應用領域，尤其是使移動機器人具備自動識別環境的能力，能在未知環境下完成一定的工作。 本文的主要任務是以LEGO Technic組件為本體，重新設計一個控制器，并據此研究移動機器人的避障和路徑規劃策略。為滿足移動機器人避障的實時性、準確性要求，需要有一個功能完善的硬件平臺，實現信息采集、處理以及避障的策略。本文設計了一套移動機器人控制器，該控制器以DSP TMS320F2407A為核心，輔之以相應的外圍電路、傳感器、人機交互、串行通信和電源等模塊。車體動力學實驗及避障實驗結果驗證了本文所設計的控制器的性能。 在對移動機器人的避障策略的研究過程中，采用了基于虛擬力場法的位置閉環控制方法，這種方法簡化了傳統避障方法的數學運算過程，提高了機器人對障礙物的反應速度。最后，設計了一套實驗系統，進行相應的避障方法實驗。結果表明，所設計的控制器能夠完成基本的實時避障功能。
上傳時間： 2013-06-30
上傳用戶：gdgzhym
作為一個自然不穩定系統，倒立擺一直被用作實時控制系統實驗的控制設備。通過對它的研究不僅可以解決控制中的理論問題，還能將控制理論涉及的三個主要基礎學科：力學、數學和電學(包含計算機)進行有機的綜合應用。此外，在近代機械控制系統中，如航空航天上直升飛機、火箭發射、衛星發射及生活中的做體操、花樣滑冰、單輪騎車等等，都存在類似于倒立擺的穩定控制問題。因此實現倒立擺系統穩定控制的研究對實際工程和現實生活有非常重要的意義。 本論文的主要目標是設計和建造一個基于數字信號處理器(DSP)的計算機控制系統來控制倒立擺的平衡。論文中用到的控制理論主要是線性控制理論和反饋控制理論。 本文首先對倒立擺的背景和研究現狀作了總體介紹，簡要的闡述了常見的控制算法。隨后詳細介紹了利用牛頓第二定律及相關的動力學原理建立一級和二級倒立擺的數學模型，并用MAILAB對倒立擺的運動特性進行了仿真。然后研究倒立擺系統的各種控制策略，比較了各種控制方法的效果。 本論文還設計了基于DSP的計算機控制系統。詳細介紹了DSP硬件電路設計和外圍電路設計，用C和匯編語言編寫了系統的控制程序。 最后，對本論文進行了總結，對下一步要進行的工作提出了自己的設想。 整個論文的完成以一定的理論為基礎，既有數學模型的分析與推導，方法理論的探討，又有實際控制系統設計過程，而且研究對象相當典型。本文所完成的工作，既可以作為現代控制理論的教學實驗，對于具有類似模型的其他裝置如兩足機器人的研究也有一定的借鑒作用。
上傳時間： 2013-04-24
上傳用戶：huyanju
高壓變頻調速技術節能效果顯著，多電平逆變器是其常用的一種電路拓撲形式。三電平逆變器能降低功率器件耐壓要求、降低諧波含量，普遍地采用電壓空間矢量脈寬調制的控制策略。將DSP數字控制技術應用于三電平逆變器不僅簡化了系統的硬件結構，提高系統性能，還可以實現系統的優化控制。 本文首先簡要介紹了三電平逆變器的拓撲結構和控制策略，并闡述了二極管箝位式三電平逆變器電路結構和電壓空間矢量脈寬調制控制策略的實現方法。在此基礎上，通過對逆變器的工作過程分析，建立了逆變器的數學模型。并提出了一種能控制逆變器直流側電容中點電位平衡并且能降低開關損耗的電壓空間矢量脈寬調制方法。 本文在綜述人工神經網絡技術的基礎上，提出一種基于復合人工神經網絡的電壓空間矢量脈寬調制算法，充分利用人工神經網絡的快速并行處理能力、學習能力，縮短了計算時間，降低了由控制延時引起的諧波成分。最后在MATIAB/Simulink環境下，結合ANN工具箱建立了仿真模型。仿真結果證明了基于復合人工神經網絡算法的可行性。 本文進行了三電平逆變器的主電路、開關器件驅動電路、電流電壓檢測電路和保護電路等的設計。根據三電平逆變器主電路功率開關多，驅動信號不能共地的特點，本文設計一種利用光耦隔離驅動功率開關器件的驅動保護電路，降低電磁干擾，并在過流等異常情況下實時保護功率開關器件。最后以TMS320LF2407DSP為數字控制平臺，實現了三電平逆變器的電壓空間矢量脈寬調制控制策略。
上傳時間： 2013-07-07
上傳用戶：natopsi
本論文在詳細研究MIL-STD-1553B數據總線協議以及參考國外芯片設計的基礎上，結合目前新興的EDA技術和大規模可編程技術，提出了一種全新的基于FPGA的1553B總線接口芯片的設計方法。 從專用芯片實現的具體功能出發，結合自頂向下的設計思想，給出了總線接口的總體設計方案，考慮到電路的具體實現對結構進行模塊細化。在介紹模擬收發器模塊的電路設計后，重點介紹了基于FPGA的BC、RT、MT三種類型終端設計，最終通過工作方式選擇信號以及其他控制信號將此三種終端結合起來以達到通用接口的功能。同時給出其設計邏輯框圖、算法流程圖、引腳說明以及部分模塊的仿真結果。為了資源的合理利用，對其中相當部分模塊進行復用。在設計過程中采用自頂向下、碼型轉換中的全數字鎖相環、通用異步收發器UART等關鍵技術。本設計使用VHDL描述，在此基礎之上采用專門的綜合軟件對設計進行了綜合優化，在FPGA芯片EP1K100上得以實現。通過驗證證明該設計能夠完成BC/RT/MT三種模式的工作，能處理多種消息格式的傳輸，并具有較強的檢錯能力。 最后設計了總線接口芯片測試系統，選擇TMS320LF2407作為主處理器，測試主要包括主處理器的自發自收驗證，加入RS232串口調試過程提高測試數據的直觀性。驗證的結果表明本文提出的設計方案是合理的。
上傳時間： 2013-06-04
上傳用戶：ayfeixiao
隨著世界能源危機的到來，太陽能光伏發電在能源結構中正在發揮著越來越大的作用。而太陽能光伏發電系統的核心部件并網逆變器的性能還需要進一步提高。為了迎合市場上對高品質、高性能、智能化并網逆變器的需求，我們將ARM+DSP架構作為并網逆變器的控制系統。本系統集成了ARM和DSP的各自的強大功能，使并網逆變器的性能和智能化水平得到了顯著提高。本論文是基于山東大學魯能實習基地“光伏并網逆變器項目”，目前已經試制出樣機。本人主要負責并網逆變器控制系統的軟硬件設計工作。本文主要研究內容有： @@ 1．本并網逆變器采用了內高頻環逆變技術。文中詳細分析了這種逆變器的優缺點，進行了充分的系統分析和論證。 @@ 2．采用MATLAB/Simulink軟件對并網逆變器的控制算法進行仿真，包括前級DC-DC變換的控制算法以及后級DC-AC逆變的控制算法。通過仿真驗證了所設計算法的可行性，對DSP程序開發提供了很好的指導意義。 @@ 3．本文將ARM+DSP架構作為逆變器的控制系統，并設計了相應的硬件控制系統。DSP控制板硬件系統包括AD數據采集、硬件電流保護、電源、eCAN總線，SPI總線等硬件電路。ARM板硬件系統包括SPI總線、RS232總線、RS480總線、以太網總線、LCD顯示、實時時鐘、鍵盤等硬件電路。 @@ 4．本文設計和實現了兩種最大功率點跟蹤控制算法：功率擾動觀察法或增量電導法；孤島檢測方法采用被動式和主動式兩種檢測方式，被動式所采用的方法是將過/欠電壓和電壓相位突變檢測相結合的方式，主動式采用正反饋頻率偏移法；為了實現并網逆變器的輸出電流與電網電壓同頻同相，使用了軟件鎖相環控制技術。本文分別給出了以上各種算法的控制程序流程圖。 @@ 5．本文也給出了AD數據采集、eCAN總線、RS232、RS485、以太網、PWM輸出等程序流程圖，以及DSP和ARM之間的SPI總線通信程序流程圖。并且分別給出了ARM管理機控制系統主程序流程圖和DSP控制機控制系統主程序流程圖。 @@ 6．最后對并網逆變器樣機進行實驗結果分析。結果顯示：該樣機基本上實現了本文提出的設計方案所應完成的各項功能，樣機的性能比較理想。 @@關鍵詞：太陽能光伏；并網逆變器；SPWM； DSP； ARM
上傳時間： 2013-07-09
上傳用戶：趙安qw
十多年來，隨著信息技術、電子技術和通訊技術的發展，嵌入式系統已經獲得了空前的應用和發展。隨著嵌入式應用系統功能復雜度的提高、對軟件產品的非功能約束的特別關注以及由于市場的激烈競爭導致嵌入式軟件推出周期的縮短，都使得嵌入式軟件開發人員面臨著嚴峻的危機和挑戰。傳統的結構化開發方法已經顯得力不從心，于是嵌入式軟件開發人員在軟件開發中引入了目前較為流行的“面向對象方法(OO)”，．但是目前對該方法的應用還只是停留在傳統的以編程為中心的嵌入式軟件開發方法上，不能很好地保證軟件復用和代碼的重用，因此難以滿足市場對嵌入式軟件開發效率和開發質量的要求。 本課題的研究內容是應用面向對象方法的框架技術，對嵌入式系統領域的專有結構組件進行封裝，創新性地提出了面向嵌入式系統領域的通用實時框架ARTIC(Abstract real-time contrO1)。ARTIC框架除了具有框架的共有優點一最大限度實現軟件重用外，最突出的是具備以下兩個特點： 1、功能和非功能的分離 在應用面向對象的技術時，傳統的嵌入式軟件開發方法關注的重點是軟件結構和功能分解，、忽略了嵌入式環境下特殊的非功能性要求。為了在實現系統功能需求的同時，保證軟件系統的非功能性需求的實現，ARTIC框架引入了面向方面的思想，、把系統的非功能性需求從功能模塊中分離出來，為它們單獨設計組件。開發人員在應用該框架進行嵌入式軟件設計時，只需要關注功能需求的實現，對于實時性、調度等非功能需求的實現可以通過調用ARTIC提供的時間管理模型和任務調度模型直接實現。 2、基于狀態機的主動對象設計模式 根據嵌入式系統通常由多個控制線程組成的特點，應用基于狀態機的主動對象設計模式，把嵌入式軟件系統構建成多個主動對象的緝合。相對于傳統的面向對象方法，本文提出的主動對象的最大特點在于：它提供對事件隊列、控制線程和表示主動對象動態行為狀態機等的封裝，并且該模式可以直接支持嵌入式系統的并行性。 ARTIC框架的應用能夠幫助嵌入式軟件的開發人員快速地開發出高質量的嵌入式軟件，除此之外，因為它包含了一個微小的實時操作系統(RTOS) 報包裝，在某些場合可以作為一個簡易的RTOS使用。為了驗證ARTIC的性能，本文將該框架應用于硬幣搬送實時控制系統的開發設計，從該系統的應用中充分體現了ARTIC框架的優點。
上傳時間： 2013-06-21
上傳用戶：cxl274287265
任意波形發生器已成為現代測試領域應用最為廣泛的通用儀器之一，代表了信號源的發展方向。直接數字頻率合成(DDS)是二十世紀七十年代初提出的一種全數字的頻率合成技術，其查表合成波形的方法可以滿足產生任意波形的要求。由于現場可編程門陣列(FPGA)具有高集成度、高速度、可實現大容量存儲器功能的特性，能有效地實現DDS技術，極大的提高函數發生器的性能，降低生產成本。 本文首先介紹了函數波形發生器的研究背景和DDS的理論。然后詳盡地敘述了用FPGA完成DDS模塊的設計過程，接著分析了整個設計中應處理的問題，根據設計原理就功能上進行了劃分，將整個儀器功能劃分為控制模塊、外圍硬件、FPGA器件三個部分來實現。最后就這三個部分分別詳細地進行了闡述。 在實現過程中，本設計選用了Altera公司的EP2C35F672C6芯片作為產生波形數據的主芯片，充分利用了該芯片的超大集成性和快速性。在控制芯片上選用了三星公司的上S3C2440作為控制芯片。本設計中，FPGA芯片的設計和與控制芯片的接口設計是一個難點，本文利用Altera的設計工具QuartusⅡ并結合Verilog—HDL語言，采用硬件編程的方法很好地解決了這一問題。論文最后給出了系統的測量結果，并對誤差進行了一定分析，結果表明，可輸出步進為0.01Hz，頻率范圍0.01Hz～20MHz的正弦波、三角波、鋸齒波、方波，或0.01Hz～20KHz的任意波。通過實驗結果表明，本設計達到了預定的要求，并證明了采用軟硬件結合，利用FPGA技術實現任意波形發生器的方法是可行的。
上傳時間： 2013-08-03
上傳用戶：1079836864
隨著我國工業和國民經濟的快速發展，電網負荷急劇增加，特別是沖擊性、非線性負荷所占比重不斷加大，使得供電電壓發生波動和閃變，嚴重影響著電網的電能質量。根據國際電工委員會(IEC)電磁兼容(EMC)標準IEC61000-3-7以及國標GB12326-2000，電壓波動和閃變己成為衡量電能質量的重要指標。 電壓波動和閃變作為衡量電能質量的重要指標，能更直接、迅速地反映出電網的供電質量。然而，目前國內還沒有很好的電壓波動與閃變測量的數字信號處理方法。為此，論文在深入研究電壓波動和閃變測量技術的基礎上，提出一種基于Simulink/DSP Builder的數字信號處理的FPGA設計方法，利用DSP Builder工具將Simulink的模型文件(．mdl)轉化成通用的硬件描述語言VHDL文件，避免了VHDL語言手動編寫系統的煩瑣過程，從而能夠將更多精力集中于系統算法的優化上。該方法充分利用Matlab/Simulink系統建模的優勢，同時也能夠發揮FPGA并行執行速度快、測量精度高的優點。 論文首先介紹了電壓波動和閃變的基木概念、特征量，闡述了電壓波動與閃變的測量原理，分析比較了現有測量方法和裝置的特點和優劣。然后依據電壓波動與閃變測量的IEC標準以及國家標準，在對電壓波動與閃變測量模擬仿真的基礎上研究其數字化實現方法，即采用數字濾波的方式在Simulink/DSP Builder工具下設計電壓波動與閃變測量系統的數字模型。同時在ModelSim SE6.1d軟件下進行了系統功能仿真，并且在Altera公司的FPGA設計軟件QuartusⅡ6.0下進行了系統時序仿真。 仿真結果表明，基于Simulink/DSP Builder窗口化的數字信號處理的FPGA設計方案，設計簡單、快捷高效，能夠滿足電壓波動和閃變測量最初的系統設計要求，為進一步從事電壓波動和閃變測量研究提供了一種全新的設計理念，具有一定的理論與現實意義。
上傳時間： 2013-07-10
上傳用戶：笨小孩
現場可編程門陣列(FPGA，Field Programmable Gate Array)是可編程邏輯器件的一種，它的出現是隨著微電子技術的發展，設計與制造集成電路的任務已不完全由半導體廠商來獨立承擔。系統設計師們更愿意自己設計專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設計周期盡可能短，最好是在實驗室里就能設計出合適的ASIC芯片，并且立即投入實際應用之中。現在，FPGA已廣泛地運用于通信領域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內部進行邏輯功能的實現并把結果輸出給外部電路，并且根據需要可以進行配置來支持多種不同的接口標準。FPGA允許使用者通過不同編程來配置實現各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標準的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標準的選擇、輸出驅動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關于FPGA中多標準兼容可編程輸入輸出電路(Input/Output Block)的設計和實現，該課題是成都華微電子系統有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設計出能夠兼容單端標準的I/O電路模塊；同時針對以前設計的I/O模塊不支持雙端標準的缺點，要求新的電路模塊中擴展出雙端標準的部分。文中以低壓雙端差分標準(LVDS)為代表構建雙端標準收發轉換電路，與單端標準比較，LVDS具有很多優點： (1)LVDS傳輸的信號擺幅小，從而功耗低，一般差分線上電流不超過4mA，負載阻抗為100Ω。這一特征使它適合做并行數據傳輸。 (2)LVDS信號擺幅小，從而使得該結構可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內變化，也就是說LVDS允許收發兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發軟件ISE，設計完成了可以用于Virtex系列各低端型號FPGA的IOB結構，它有靈活的可配置性和出色的適應能力，能支持大量的I/O標準，其中包括單端標準，也包括雙端標準如LVDS等。它具有適應性的優點、可選的特性和考慮到被文件描述的硬件結構特征，這些特點可以改進和簡化系統級的設計，為最終的產品設計和生產打下基礎。設計中對包括20種IO標準在內的各電器參數按照用戶手冊描述進行仿真驗證，性能參數已達到預期標準。
上傳時間： 2013-05-15
上傳用戶：shawvi
