欧美性极品xxxx做受,国产精品久久观看,丁香花视频在线观看

通信方式

CAN總線的通信

手把手教你學(xué)CAN總線來清民2010 書簽.1.單片機(jī)基礎(chǔ)知識(shí)。2.數(shù)據(jù)通信的基礎(chǔ)知識(shí)3.can總線通信方式。4.SJA1000驅(qū)動(dòng)的介紹。

標(biāo)簽： CAN總線單片機(jī)

上傳時(shí)間： 2016-01-21

上傳用戶：muzi1212
電池保護(hù)板與上位機(jī)串口通信協(xié)議

此份協(xié)議適用于電池保護(hù)板（簡(jiǎn)稱保護(hù)板）、數(shù)據(jù)存儲(chǔ)板（簡(jiǎn)稱存儲(chǔ)板）和上位機(jī)軟件之間的通信，數(shù)據(jù)通信方式通過串口進(jìn)行。協(xié)議的內(nèi)容主要有查詢和設(shè)置保護(hù)板各項(xiàng)信息和指標(biāo)，接收保護(hù)板和存儲(chǔ)板電壓數(shù)據(jù)等。保護(hù)板的工作是實(shí)時(shí)監(jiān)測(cè)電池電壓、電流等各項(xiàng)參數(shù)，同時(shí)對(duì)各類超標(biāo)進(jìn)行相應(yīng)的控制。如均衡、過壓、欠壓、過流保護(hù)等。出于功耗的考慮，保護(hù)板一般是處于睡眠狀態(tài)，差不多每 1S~2S 喚醒一次，進(jìn)行一次處理，同時(shí)自動(dòng)發(fā)送“電池電壓、保護(hù)標(biāo)志、均衡路數(shù) ” ，之后進(jìn)入睡眠狀態(tài)。發(fā)送“電池電壓、保護(hù)標(biāo)志、均衡路數(shù) ” 這個(gè)操作不受上位機(jī)控制，是保護(hù)板自動(dòng)發(fā)送的。

標(biāo)簽： 電池 BMS保護(hù)板上位機(jī) 串口通信

上傳時(shí)間： 2021-10-24

上傳用戶：d1997wayne
超聲波語音通信的調(diào)制器設(shè)計(jì)

在現(xiàn)代信息戰(zhàn)中，隨著電子對(duì)抗技術(shù)和裝備的不斷發(fā)展，戰(zhàn)場(chǎng)的電磁環(huán)境更加惡劣，通信的電子戰(zhàn)日益激烈。這就限制了無線電通信在某些特殊的戰(zhàn)術(shù)背景下的應(yīng)用。為了保證通信鏈路的安全順暢，研究各種適用于軍事通信的抗干擾、抗偵收、抗測(cè)向技術(shù)和尋求適應(yīng)于這些特定的環(huán)境下新的通信方式就顯得十分必要。超聲波語音通信就是在這樣的背景下提出來的。本文首先概略的介紹了AM調(diào)制、采樣定理、直接數(shù)字頻率合成等相關(guān)的基礎(chǔ)理論；接著結(jié)合課題的具體要求，提出了基于DDS的基本原理，依托FPGA與單片機(jī)相結(jié)合的硬件平臺(tái)來實(shí)現(xiàn)AM數(shù)字調(diào)幅的方案。設(shè)計(jì)中將軟件無線電的思想滲透其中，將原來運(yùn)用模擬器件構(gòu)建的電路都通過軟件編程的方法來實(shí)現(xiàn)，增加了系統(tǒng)的靈活性。其次，對(duì)整個(gè)系統(tǒng)的硬、軟件設(shè)計(jì)進(jìn)行了詳細(xì)的敘述；系統(tǒng)的硬件電路由AM調(diào)制電路和功放電路組成，其中，M調(diào)制電路包括模擬部分、數(shù)字部分、電源部分，它主要完成語音信號(hào)與載波信號(hào)的數(shù)字調(diào)幅功能；功放電路是單獨(dú)的一塊電路板，它主要對(duì)調(diào)幅信號(hào)進(jìn)行功率放大以驅(qū)動(dòng)換能器，從而以超聲波的形式將信息發(fā)出。而且，還詳細(xì)分析了各部分硬件電路的設(shè)計(jì)和工作過程，并給出了相應(yīng)的電路圖。系統(tǒng)的軟件設(shè)計(jì)包括有兩個(gè)方面內(nèi)容，一方面是單片機(jī)的軟件設(shè)計(jì)，它主要利用IAR Embeded Workbench開發(fā)環(huán)境，完成系統(tǒng)的界面顯示及各種調(diào)幅參數(shù)的設(shè)置；另一方面是FPGA軟件的設(shè)計(jì)，它主要利用Quartusll開發(fā)軟件，采用VHDL和QuartusII內(nèi)嵌的圖表編輯器的原理圖式圖形輸入法混合編程的方式，編寫了各模塊單元，在FPGA內(nèi)部實(shí)現(xiàn)了調(diào)幅功能。最后，對(duì)調(diào)制系統(tǒng)進(jìn)行測(cè)試，測(cè)試結(jié)果表明系統(tǒng)工作性能穩(wěn)定，基本上達(dá)到了預(yù)期的設(shè)計(jì)要求。

標(biāo)簽： 超聲波語音通信調(diào)制器

上傳時(shí)間： 2022-06-18

上傳用戶：
MCU與WIFI通信概述

MCU與WIFI通信概述一、MCU與串口硬件通信接口電路框圖：WIFl模塊與MCU設(shè)備采用串口通信方式進(jìn)行通信，命令和數(shù)據(jù)通過串口協(xié)議進(jìn)行相互交互。WIFI模塊采用3.3V電源供電，MCU設(shè)備如果5V供電，在TXD線和RXD線串聯(lián)470歐的電阻.如果3.3V供電，則不需增加線上串聯(lián)電阻.UART參效設(shè)置：波特率：115200數(shù)據(jù)位；8位奇偶檢驗(yàn)：無停止位：1位二、通信協(xié)議MCU發(fā)送通信格式：注：長(zhǎng)度（H）（L）是從幀順序號(hào)開始算起到結(jié)束的字節(jié)數(shù)。比如數(shù)據(jù)內(nèi)容中共有10個(gè)數(shù)據(jù)字節(jié)，那么長(zhǎng)度為13，長(zhǎng)度（H）=0，長(zhǎng)度（L）=13注：ACK/NCK ACK表示操作成功（0x56）NCK表示操作失?。?x15）數(shù)據(jù)內(nèi)容：返回成功為0返回不成功的參數(shù)內(nèi)容通信采用應(yīng)答的格式，保證數(shù)據(jù)可靠性，同時(shí)也保證當(dāng)前網(wǎng)絡(luò)的狀態(tài)

標(biāo)簽： mcu wifi 通信

上傳時(shí)間： 2022-06-25

上傳用戶：默默
智能水位計(jì)的研究開發(fā).rar

水位計(jì)廣泛應(yīng)用于水利、石油、化工、冶金、電力等領(lǐng)域的自動(dòng)檢測(cè)和控制系統(tǒng)中.本文設(shè)計(jì)的智能水位計(jì)是吸收了國(guó)內(nèi)外最新智能化儀表的設(shè)計(jì)經(jīng)驗(yàn),采用工業(yè)控制單片機(jī),集水位采集、存儲(chǔ)、顯示及遠(yuǎn)程聯(lián)網(wǎng)于一體,適用于各種液位及閘門開度的測(cè)量.它具有高精度、高可靠性、多功能和智能化等特點(diǎn).針對(duì)研制任務(wù)的要求,課題期間研制了下位機(jī)系統(tǒng)硬件和軟件,開發(fā)了上位機(jī)監(jiān)控軟件,其中所作的具體工作包括:測(cè)量原理的研究和在系統(tǒng)中的實(shí)現(xiàn),在本次設(shè)計(jì)中用三種方法來進(jìn)行水位測(cè)量,分別是旋轉(zhuǎn)編碼器法、液位壓力傳感器法和可變電阻器法;主控芯片的選擇,我們選用了高集成度的混合信號(hào)系統(tǒng)級(jí)芯片C8051F021;實(shí)現(xiàn)了信號(hào)的采集和處理,包括信號(hào)的轉(zhuǎn)換和在單片機(jī)內(nèi)的運(yùn)算;高集成度16位模數(shù)轉(zhuǎn)換芯片AD7705在系統(tǒng)中的應(yīng)用,我們完成了它與單片機(jī)的接口設(shè)計(jì)及程序編制任務(wù);精確時(shí)鐘芯片DS1302在系統(tǒng)中的應(yīng)用,在此,我們實(shí)現(xiàn)了用單片機(jī)的I/O口與DS1302的連接和在軟件中對(duì)時(shí)序的模擬,該芯片的應(yīng)用給整臺(tái)儀器提供了時(shí)間基準(zhǔn),方便了儀器的使用;另外,針對(duì)研制任務(wù)的要求,還給系統(tǒng)加上了一路4~20mA模擬信號(hào)電流環(huán)的輸出電路來提供系統(tǒng)監(jiān)測(cè),該部分的實(shí)現(xiàn)是通過采用AD421芯片來完成的,本設(shè)計(jì)中完成了AD421與單片機(jī)的SPI接口任務(wù),協(xié)調(diào)了它與AD7705芯片和單片機(jī)共同構(gòu)成的SPI總線系統(tǒng)的關(guān)系,并完成了程序設(shè)計(jì);與上位機(jī)的通信接口設(shè)計(jì),該部分通過兩種方法實(shí)現(xiàn):RS232通信方式和RS485通信方式;系統(tǒng)設(shè)計(jì)方面還包括報(bào)警電路設(shè)計(jì)、操作鍵盤設(shè)計(jì)、電源監(jiān)控電路設(shè)計(jì)、電壓基準(zhǔn)電路的設(shè)計(jì).在硬件設(shè)計(jì)的基礎(chǔ)上,對(duì)系統(tǒng)進(jìn)行了軟件設(shè)計(jì),軟件部分包括下位機(jī)單片機(jī)程序的設(shè)計(jì)和上位機(jī)監(jiān)控軟件的設(shè)計(jì).在軟硬件充分結(jié)合的情況下,實(shí)現(xiàn)了系統(tǒng)設(shè)計(jì)要求,很好地解決了以往的水位計(jì)中存在的問題,達(dá)到了高精度水位測(cè)量?jī)x器的各項(xiàng)標(biāo)準(zhǔn).

標(biāo)簽： 水位計(jì)

上傳時(shí)間： 2013-06-20

上傳用戶：libenshu01
基于FPGA和DSP的實(shí)時(shí)圖像處理系統(tǒng)設(shè)計(jì).rar

數(shù)字信息時(shí)代帶來了“信息大爆炸”，使數(shù)據(jù)量大增，而數(shù)字圖像數(shù)據(jù)更是如此，如果不對(duì)圖像數(shù)據(jù)進(jìn)行有效的壓縮，那么圖像信息的存儲(chǔ)與傳輸將無法進(jìn)行。顯然，尋求一種高效的圖像壓縮系統(tǒng)具有很大的現(xiàn)實(shí)意義。本文基于大規(guī)?，F(xiàn)場(chǎng)可編程邏輯陣列(FPGA)和高速數(shù)字信號(hào)處理器(DSP)協(xié)同作業(yè)，來完成實(shí)時(shí)圖像處理的系統(tǒng)設(shè)計(jì)。出于對(duì)系統(tǒng)設(shè)計(jì)上的性能和功耗方面的考慮，系統(tǒng)中FPGA 選用的是ALTERA公司的Cyclone系列芯片EP1C12Q240C8，DSP選用的是TI公司的55x系列芯片TMS320VC5502。該系統(tǒng)集圖像采集、壓縮、顯示和存儲(chǔ)功能于一體，其中DSP為主處理器負(fù)責(zé)圖像處理，F(xiàn)PGA為協(xié)處理器負(fù)責(zé)系統(tǒng)的所有數(shù)字邏輯控制。FPGA和DSP的工作之間形成流水，并且借助于一片雙口RAM(CY7C025AV-15AI)完成兩者的通訊。結(jié)合FPGA和DSP自身的特點(diǎn)，本文提出一種新穎的信息通信方式，借助于一片雙口RAM，其內(nèi)部按其存儲(chǔ)空間等分兩塊，利用乒乓技術(shù)完成對(duì)高速實(shí)時(shí)的圖像數(shù)據(jù)緩沖。該系統(tǒng)從視頻采集、傳輸、壓縮到圖像存儲(chǔ)等整個(gè)過程的工作，分別由FPGA和DSP承擔(dān)。充分考慮到它們自身的優(yōu)缺點(diǎn)，在滿足系統(tǒng)實(shí)時(shí)性要求的同時(shí)，結(jié)構(gòu)靈活，便于以后的擴(kuò)展與升級(jí)。結(jié)果表明，在TMS320VC5502實(shí)現(xiàn)了對(duì)采集圖像的JPEG壓縮，效果良好且滿足了實(shí)時(shí)性的要求，因此系統(tǒng)的功能得到了總體上的驗(yàn)證。關(guān)鍵詞：圖像處理；FPGA；DSP；JPEG

標(biāo)簽： FPGA DSP 實(shí)時(shí)圖像

上傳時(shí)間： 2013-06-11

上傳用戶：hjshhyy
基于FPGA的無線傳感器網(wǎng)絡(luò)MAC層控制器的設(shè)計(jì)與實(shí)現(xiàn).rar

無線傳感器網(wǎng)絡(luò)（Wireless Sensor Networks，WSN）是由大量傳感器節(jié)點(diǎn)組成，這些節(jié)點(diǎn)部署在監(jiān)測(cè)區(qū)域內(nèi)通過無線通信方式，形成的一個(gè)多跳自組織的網(wǎng)絡(luò)。整個(gè)網(wǎng)絡(luò)的作用是協(xié)作地感知、采集和處理網(wǎng)絡(luò)覆蓋區(qū)域中監(jiān)測(cè)對(duì)象的信息，并發(fā)送給觀察者，可廣泛應(yīng)用于環(huán)境監(jiān)測(cè)、醫(yī)療護(hù)理、軍事、商業(yè)等多個(gè)領(lǐng)域。媒體訪問控制（Medium Access Control，MAC）協(xié)議處于無線傳感器網(wǎng)絡(luò)協(xié)議的物理層和路由層之間，用于在傳感器節(jié)點(diǎn)間公平有效地共享通信媒介，對(duì)傳感器網(wǎng)絡(luò)的性能有較大影響。與傳統(tǒng)無線網(wǎng)絡(luò)不同，提高能量效率和可擴(kuò)展性是無線傳感器網(wǎng)絡(luò)MAC協(xié)議設(shè)計(jì)的主要目標(biāo)。本文主要闡述基于FPGA對(duì)IEEE802．15．4 MAC層功能的實(shí)現(xiàn)。首先介紹了無線傳感器網(wǎng)絡(luò)的體系結(jié)構(gòu)、MAC協(xié)議的設(shè)計(jì)要求以及已有的MAC層協(xié)議，討論了無線傳感器網(wǎng)絡(luò)MAC層的主要要求和功能。然后詳細(xì)介紹和分析了IEEE802．15．4的MAC協(xié)議，并在此基礎(chǔ)上，通過NS2平臺(tái)對(duì)MAC層協(xié)議進(jìn)行了仿真，研究不同網(wǎng)絡(luò)負(fù)荷下信道訪問機(jī)制的各個(gè)參數(shù)對(duì)吞吐量，丟包率，傳輸延時(shí)的影響，分析了隱蔽站問題、確認(rèn)幀機(jī)制。本文對(duì)MAC層中的主要功能，諸如數(shù)據(jù)收發(fā)、幀處理、信道接入方式以及幀檢驗(yàn)等提出了基于FPGA的硬件解決方法。設(shè)計(jì)選用硬件描述語言VerilogHDL，在QuartusⅡ中完成模塊的綜合和布局布線，在QuartusⅡ和Modelsim中進(jìn)行時(shí)序仿真驗(yàn)證，最終下載到自主設(shè)計(jì)Altera公司的Cyclone開發(fā)板中。對(duì)設(shè)計(jì)的驗(yàn)證采取的是由里及外的方式，先對(duì)系統(tǒng)主模塊的功能進(jìn)行驗(yàn)證，然后下載到與CC2430開發(fā)板相連接的FPGA中對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證測(cè)試。驗(yàn)證流程是功能仿真、時(shí)序仿真和板級(jí)調(diào)試，最終通過測(cè)試，驗(yàn)證了該設(shè)計(jì)的功能。測(cè)試結(jié)果表明，該模塊能滿足無線傳感器網(wǎng)絡(luò)低速率應(yīng)用環(huán)境的需要，具有優(yōu)良的擴(kuò)展性能，達(dá)到了預(yù)期的設(shè)計(jì)目標(biāo)。

標(biāo)簽： FPGA MAC 無線傳感器網(wǎng)絡(luò)

上傳時(shí)間： 2013-06-14

上傳用戶：竺羽翎2222
基于FPGA的ICT在線測(cè)試儀硬件設(shè)計(jì).rar

焊有元件的印制電路板在線測(cè)試是印制電路板生產(chǎn)過程中的一個(gè)重要環(huán)節(jié)，關(guān)系著整個(gè)電子產(chǎn)品的質(zhì)量。本文在深入研究國(guó)內(nèi)外印制電路板自動(dòng)測(cè)試技術(shù)的基礎(chǔ)上，結(jié)合當(dāng)前先進(jìn)的電子技術(shù)，設(shè)計(jì)出一套高性能，低價(jià)位，小體積，便于攜帶和操作的印制電路板在線測(cè)試儀。本文設(shè)計(jì)的在線測(cè)試儀系統(tǒng)包括控制器電路、信號(hào)發(fā)生電路、信號(hào)采集電路、元件測(cè)試電路、USB通信電路和開關(guān)矩陣電路等，其中控制器電路是以FPGA可編程控制芯片為核心，負(fù)責(zé)控制下位機(jī)其它所有電路的正常工作，并實(shí)現(xiàn)與上位機(jī)間的通信。針對(duì)模擬元件的測(cè)試，本文首先探討了對(duì)印制電路板上模擬元件測(cè)試時(shí)的隔離原理，繼而詳細(xì)闡述了電阻、電容（電感）、二極管、三極管、運(yùn)算放大器等的測(cè)試方法，并分別設(shè)計(jì)了硬件測(cè)試電路。因?yàn)闇y(cè)試時(shí)需向被測(cè)元件施加測(cè)試激勵(lì)信號(hào)，本文設(shè)計(jì)并完成了一信號(hào)發(fā)生電路，可輸出幅值可調(diào)的直流恒壓源信號(hào)和直流恒流源信號(hào)、幅值和頻率都可調(diào)的交流信號(hào)。針對(duì)數(shù)字器件的測(cè)試，本文將數(shù)字器件分為兩種，一種為具有邊界掃描功能單元的器件，另一類為非邊界掃描器件，并分別對(duì)兩種類型的數(shù)字器件的測(cè)試原理和方法進(jìn)行了詳細(xì)的描述，在文中給出了相關(guān)的硬件測(cè)試電路圖。本設(shè)計(jì)中，所有測(cè)試激勵(lì)信號(hào)經(jīng)測(cè)試電路后輸出的測(cè)試結(jié)果都是直流電壓信號(hào)，所以本文設(shè)計(jì)了一通用信號(hào)采集電路來完成對(duì)測(cè)試結(jié)果的取樣。本文還設(shè)計(jì)了開關(guān)矩陣電路，用于將被測(cè)印制電路板上的元件接入到測(cè)試電路中。對(duì)通信電路的設(shè)計(jì)，本文采用USB通信方式與上位機(jī)進(jìn)行有效的數(shù)據(jù)交換，并通過USB接口芯片完成了硬件電路的設(shè)計(jì)。在軟件方面，本文采用NiosⅡ C語言完成所有軟件設(shè)計(jì)，以協(xié)助硬件部分來完成對(duì)印制電路板的測(cè)試工作。本文已完成各部分電路試驗(yàn)及系統(tǒng)聯(lián)調(diào)，試驗(yàn)證明設(shè)計(jì)達(dá)到了項(xiàng)目預(yù)定要求。

標(biāo)簽： FPGA ICT 在線測(cè)試儀

上傳時(shí)間： 2013-08-02

上傳用戶：fywz
基于FPGA的Rake接收機(jī)的研究

碼分多址(CDMA)通信方式以其特有的抗干擾性、多址能力和多徑分集能力，而成為第三代移動(dòng)通信系統(tǒng)的主要技術(shù)。其中Rake接收技術(shù)是CDMA系統(tǒng)中的一項(xiàng)關(guān)鍵技術(shù)。隨著通信技術(shù)的迅猛發(fā)展，Rake接收技術(shù)以其有效的抗衰落的能力一直是人們研究的熱點(diǎn)。人們不斷的對(duì)傳統(tǒng)的Rake接收機(jī)進(jìn)行改進(jìn)，獲得性能更佳的Rake接收機(jī)。FPGA技術(shù)的快速發(fā)展，也很大的改變了傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)的方法。FPGA以其龐大的規(guī)模、開發(fā)過程投資小、開發(fā)周期短、保密性好等優(yōu)點(diǎn)，為人們對(duì)Rake接收機(jī)的研究提供了方便。本文旨在設(shè)計(jì)一種功耗低、硬件實(shí)現(xiàn)相對(duì)簡(jiǎn)單的Rake接收機(jī)結(jié)構(gòu)。首先，本文介紹了Rake接收的相關(guān)理論，對(duì)Rake技術(shù)的抗衰落性能進(jìn)行了分析，然后，對(duì)各種Rake接收機(jī)進(jìn)行了比較，最終提出了一種靈活配置的Rake接收機(jī)的改進(jìn)方案，該方案采用了不同的緩沖器結(jié)構(gòu)，能夠更多的節(jié)約硬件資源，整個(gè)接收機(jī)的功耗更低。最后利用VerilogHDL語言對(duì)其中的主要模塊進(jìn)行編程設(shè)計(jì)，并在Xilinx公司的集成開發(fā)工具ISE6.1中進(jìn)行仿真，仿真平臺(tái)為Spartan-3系列中的XC3S1000芯片。仿真結(jié)果表明了所設(shè)計(jì)模塊的正確性。所設(shè)計(jì)模塊具有良好的可移植性，能夠被相關(guān)的系統(tǒng)調(diào)用，本文所做工作有一定的實(shí)際意義。

標(biāo)簽： FPGA Rake 接收機(jī)

上傳時(shí)間： 2013-06-21

上傳用戶：gaorxchina
無線擴(kuò)頻集成電路開發(fā)中信道編解碼技術(shù)研究與FPGA實(shí)現(xiàn)

本論文主要對(duì)無線擴(kuò)頻集成電路設(shè)計(jì)中的信道編解碼算法進(jìn)行研究并對(duì)其FPGA實(shí)現(xiàn)思路和方法進(jìn)行相關(guān)研究。近年來無線局域網(wǎng)IEEE802.11b標(biāo)準(zhǔn)建議物理層采用無線擴(kuò)頻技術(shù)，所以開發(fā)一套擴(kuò)頻通信芯片具有重大的現(xiàn)實(shí)意義。無線擴(kuò)頻通信系統(tǒng)與常規(guī)通信相比，具有很強(qiáng)的抗干擾能力，并具有信息蔭蔽、多址保密通信等特點(diǎn)。無線信道的特性較復(fù)雜，因此在無線擴(kuò)頻集成電路設(shè)計(jì)中，加入信道編碼是提高芯片穩(wěn)定性的重要方法。在了解擴(kuò)頻通信基本原理的基礎(chǔ)上，本文提出了“串聯(lián)級(jí)聯(lián)碼+兩次交織”的信道編碼方案。串聯(lián)的級(jí)聯(lián)碼由外碼——(15，9，4)里德-所羅門(Reed-Solomon)碼，和內(nèi)碼-(2，1，3)卷積碼構(gòu)成，交織則采用交織深度為4的塊交織。重點(diǎn)對(duì)RS碼的時(shí)域迭代譯碼算法和卷積碼的維特比譯碼算法進(jìn)行了詳細(xì)的討論，并完成信道編譯碼方案的性能仿真及用FPGA實(shí)現(xiàn)的方法。計(jì)算機(jī)仿真的結(jié)果表明，采用此信道編碼方案可以較好的改善現(xiàn)有仿真系統(tǒng)的誤符號(hào)率。本論文的內(nèi)容安排如下：第一章介紹了無線擴(kuò)頻通信技術(shù)的發(fā)展?fàn)顟B(tài)以及國(guó)內(nèi)外開發(fā)擴(kuò)頻通信芯片的現(xiàn)狀，并給出了本論文的研究?jī)?nèi)容和安排。第二章主要介紹了擴(kuò)頻通信的基本原理，主要包括擴(kuò)頻通信的定義、理論基礎(chǔ)和分類，直接序列擴(kuò)頻通信方式的數(shù)學(xué)模型。第三章介紹了基本的信道編碼原理，信道編碼的分類和各自的特點(diǎn)。第四章給出了本課題選擇的信道編碼方案——“串聯(lián)級(jí)聯(lián)碼+兩次交織”，詳細(xì)討論了方案中里德-所羅門(Reed-Solomon)碼和卷積碼的基本原理、編碼算法和譯碼算法。最后給出編碼方案的實(shí)際參數(shù)。第五章對(duì)第四章提出的編碼方案進(jìn)行了性能仿真。第六章結(jié)合項(xiàng)目實(shí)際，討論了FPGA開發(fā)基帶擴(kuò)頻通信系統(tǒng)的設(shè)計(jì)思路和方法。首先對(duì)FPGA開發(fā)流程以及實(shí)際開發(fā)的工具進(jìn)行了簡(jiǎn)要的介紹，然后給出了擴(kuò)頻通信系統(tǒng)的總體設(shè)計(jì)。對(duì)發(fā)射和接收子系統(tǒng)中信道編碼、解碼等相關(guān)功能模塊的實(shí)現(xiàn)原理和方法進(jìn)行分析。第七章對(duì)論文的工作進(jìn)行總結(jié)。

標(biāo)簽： FPGA 無線擴(kuò)頻信道編解技術(shù)研究

上傳時(shí)間： 2013-07-07

上傳用戶：時(shí)代電子小智

_{<ol id="gbpfi"></ol>}