為了提高壓電超聲換能器的系統效率，保證換能器安全工作，利用換能器等效電路方法，分析了匹配電路的調振匹配和阻抗匹配功能．提出了頻率跟蹤結合數字電感實現調諧匹配的方法，并對調諧匹配方法進行了實驗驗證．以含源網絡電路分析方法為基礎，從理論上證明了實現換能器阻抗匹配的最佳條件
上傳時間： 2013-04-24
上傳用戶：xfbs821
本文介紹了用MATLAB 分析、設計、和實現IIR數字低通濾波器的方法。并依據IIR型數字濾波器設計的傳統方法，利用MATLAB工具采用兩種不同的方法快速有效的實現了對IIR數字濾波器的設計. 關鍵詞：MATLAB IIR數字低通濾波器
上傳時間： 2013-08-05
上傳用戶：ljthhhhhh123
基于過采樣和∑-△噪聲整形技術的DAC能夠可靠地把數字信號轉換為高精度的模擬信號(大于等于16位)。采用這一架構進行數模轉換具有諸多優點，例如極低的失配噪聲和更高的可靠性，便于實現嵌入式集成等，最重要的是可以得到其他DAC結構所無法達到的精度和動態范圍。在高精度測量，音頻轉換，汽車電子等領域有著廣泛的應用價值。 本文采用∑-△結構以FPGA方式實現了一個具有高精度的數模轉換器，在24比特的輸入信號下，達到了約150dB的信噪比。作為一個靈活的音頻DAC實現方案。該DAC可以對CD/DVD/HDCD/SACD等多種制式下的音頻信號進行處理，接受并轉換采樣率為32/44.1/48/88.2/96/192kHz，字長為16/18/20/24比特的PCM數據，具備良好的兼容性和通用性。 由于非線性和不穩定性的存在，高階∑-△調制器的設計與實現存在較大的難度。本文綜合大量文獻中的經驗原則和方法，闡述了穩定的高階高精度調制器的設計流程；并據此設計了達到24bit精度和滿量程輸入范圍的的5階128倍調制器。本文創新性地提出了∑-△調制器的一種高效率流水線實現結構。分析表明，與其他常見的∑-△調制器實現結構相比，本方案具有結構簡單、運算單元少等優點；此外在同樣信號采樣率下，調制器所需的時鐘頻率大大降低。 文中的過采樣濾波模塊采用三級半帶濾波器和一個可變CIC濾波器級聯組成，可以達到最高128倍的過采樣比，同時具有良好的通帶和阻帶特性。在半帶濾波器的設計中采用了CSD編碼，使結構得到了充分的簡化。 本文提出的過采樣DAC方案具有可重配置結構，讓使用者能夠方便地控制過采樣比和調制器階數。通過積分梳狀濾波器的配置，能夠獲得32/64/128倍的不同過采樣比，從而實現對于32～192kHz多種采樣率輸入的處理。在不同輸入字長情況下，通過調制器的重構，則可以將調制器由高精度的5階模式改變為功耗更低的3階模式，滿足不同分辨率信號輸入時的不同精度要求。這是本文的另一創新之處。 目前，該過采樣DAC已經在XilinxVirtexⅡ系列FPGA器件下得到硬件實現和驗證。測試表明，對于從32kHz到192kHz的不同輸入信號，該DAC模塊輸出1比特碼流的帶內信噪比均能滿足24比特數據轉換應用的分辨率要求。
上傳時間： 2013-07-08
上傳用戶：從此走出陰霾
現場可編程門陣列(FPGA)是一種可實現多層次邏輯器件。基于SRAM的FPGA結構由邏輯單元陣列來實現所需要的邏輯函數。FPGA中，互連線資源是預先定制的，這些資源是由各種長度的可分割金屬線，緩沖器和．MOS管實現的，所以相對于ASIC中互連線所占用的面積更大。為了節省芯片面積，一般都采用單個MOS晶體管來連接邏輯資源。MOS晶體管的導通電阻可以達到千歐量級，可分割金屬線段的電阻相對于MOS管來說是可以忽略的，然而它和地之間的電容達到了0.1pf[1]。為了評估FPGA的性能，用HSPICE仿真模型雖可以獲得非常精確的結果，但是基于此模型需要花費太多的時間。這在基于時序驅動的工藝映射和布局布線以及靜態時序分析中都是不可行的。于是，非常迫切地需要一種快速而精確的模型。 FPGA中連接盒、開關盒都是由MOS管組成的。FPGA中的時延很大部分取決于互連，而MOS傳輸晶體管在互連中又占了很大的比重。所以對于MOS管的建模對FPGA時延估算有很大的影響意義。對于MOS管，Muhammad[15]采用導通電阻來代替MOS管，然后用。Elmore[3]時延和Rubinstein[4]時延模型估算互連時延。Elmore時延用電路的一階矩來近似信號到達最大值50％時的時延，而Rubinstein也是通過計算電路的一階矩估算時延的上下邊界來估算電路的時延，然而他們都是用來計算RC互連時延。傳輸管是非線性器件，所以沒有一個固定的電阻，這就造成了Elmore時延和Rubinstein時延模型的過于近似的估算，對整體評估FPGA的性能帶來負面因素。 本論文提出快速而精確的現場可編程門陣列FPGA中的互連資源MOS傳輸管時延模型。首先從階躍信號推導出適合50％時延的等效電阻模型，然后在斜坡輸入的時候，給出斜坡輸入時的時延模型，并且給出等效電容的計算方法。結果驗證了我們精確的時延模型在時間上的開銷少的性能。 在島型FPGA中，單個傳輸管能夠被用來作為互連線和互連線之間的連接，或者互連線和管腳之間的連接，如VPR把互連線和管腳作為布線資源，管腳只能單獨作為輸入或者輸出管腳，以致于它們不是一個線網的起點就是線網的終點。而這恰恰忽略了管腳實際在物理上可以作為互連線來使用的情況(VPR認為dogleg現象本身對性能提高不多)。本論文通過對dogleg現象進行了探索，并驗證了在使用SUBSET開關盒的情況下，dogleg能提高FPGA的布通率。
上傳時間： 2013-07-24
上傳用戶：yezhihao
高精度的信號源是各種測試和實驗過程中不可缺少的工具，在通信、雷達、測量、控制、教學等領域應用十分廣泛。傳統的頻率合成方法設計的信號源在功能、精度、成本等方面均存在缺陷和不足，不能滿足電子技術的發展要求，直接數字合成（Direct Digital Synthesis）DDS技術可以提供高性能、高頻高精度的信號源，方便地獲得分辨率高且相位連續的信號，基于FPGA的DDS技術提供了升級方便并且成本低廉的解決方案。 本文對DDS的基本原理和輸出頻譜特性進行理論分析，總結出雜散分布規律。同時以DDS的頻譜分析為基礎，給出了幾種改善雜散的方法。本文結合相關文獻資料采用傅立葉變換的方法對相位截斷時DDS雜散信號的頻譜特性進行了研究，得到了雜散分布的規律性結論，并應用在程序設計程中；DDS技術的實現依賴于高速、高性能的數字器件，本文將FPGA器件和DDS技術相結合，確定了FPGA器件的整體設計方案，詳細說明了各個模塊的功能和設計方法，并對其關鍵部分進行了優化設計，從而實現了波形發生器數字電路部分的功能。軟件部分采用模塊設計方法，十分方便調試。為了得到滿足設計要求的模擬波形，本文還設計了幅度調節、D/A轉換和低通濾波等外圍硬件電路。 實驗結果表明，本文設計的基于DDS技術的多波形信號源基本能夠滿足普通學生實驗室的要求。
上傳時間： 2013-06-11
上傳用戶：woshiayin
·佳能相機的照相程序和SDK庫CDSDK71 WIN以及編程手冊
上傳時間： 2013-07-21
上傳用戶：3233
AC/DC適配器(ADAPTER)高頻電子變壓器的設計有很多制約條件，比如空間體積、熱的問題、轉換器的效率、電磁干擾、PWM控制IC、性價比等。所以磁心選用受到一定的限制，不像一般資料中介紹的滿足功率容量即可，選擇的余地不大。所以本文不講解具體的磁心選擇，僅利用計算軟件對磁心的功率容量進行校驗。目前與NOTEBOOK和LCD配套的中高檔ADAPTER工作頻率在60KHz~100KHz左右。變壓器的繞組已用上了三重絕緣線，再要做小變壓器已經有難度。我們知道小型化開關變壓器有兩種方法：一、提高開關頻率，帶來的問題是對EMI的控制有一定難度；二、選用更高飽和磁通密度的磁心材料，如TDK公司的PC95和PE33 見表（1）。如果在100℃時Bsat能達到450mT~500mT，那么我們在設計開關變壓器時就能使用更少的圈數，減少銅損，同時又能提高初級繞組的電感量，降低峰值電流，減少開關管的能量損耗，從而減少開關變壓器的體積，進一步地實現ADAPTER的小型化。
上傳時間： 2013-08-04
上傳用戶：bjgaofei
·21天學通C++(第四版)
標簽：
上傳時間： 2013-07-06
上傳用戶：時代電子小智
移動GPU_高通Adreno圖形處理器全解析，嵌入式高手不可不知！
上傳時間： 2013-04-24
上傳用戶：鳳臨西北
該資料包含《21天學通Linux嵌入式開發》隨書PPT-
上傳時間： 2013-04-24
上傳用戶：461449632
