永磁同步電機(jī)是同步電機(jī)的一個(gè)重要類型，其轉(zhuǎn)子一般采用稀土永磁材料做激磁磁極，與傳統(tǒng)同步電機(jī)相比，體積和重量大為減小，而且結(jié)構(gòu)簡(jiǎn)單，運(yùn)行可靠，維護(hù)更方便。現(xiàn)代電氣傳動(dòng)控制的發(fā)展趨勢(shì)之一是開(kāi)發(fā)新的交流調(diào)速與伺服系統(tǒng)。無(wú)論在矢量控制還是標(biāo)量控制中，轉(zhuǎn)速與位置的閉環(huán)控制都需要在電機(jī)軸上安裝一個(gè)速度傳感器，但是由于速度傳感器的引進(jìn)不僅增加了成本，降低了系統(tǒng)可靠性，還存在安裝問(wèn)題，效果并不十分理想。因此高性能無(wú)速度傳感器控制成為近年來(lái)電機(jī)研究的熱點(diǎn)。 本文在系統(tǒng)介紹卡爾曼濾波器的基礎(chǔ)上，將其引入到永磁同步電機(jī)無(wú)速度傳感器狀態(tài)觀測(cè)中。由于永磁同步電機(jī)是一個(gè)強(qiáng)耦合的多階非線性系統(tǒng)，本文采用了工程實(shí)際中普遍采用的泰勒展開(kāi)式截?cái)嗟姆椒ǎ瑢?duì)電機(jī)方程線性化處理，將卡爾曼濾波算法推廣至非線性系統(tǒng)，并加入了反映電機(jī)系統(tǒng)模型誤差和環(huán)境干擾的系統(tǒng)噪聲和測(cè)量噪聲模型，形成擴(kuò)展卡爾曼濾波算法。擴(kuò)展卡爾曼濾波器將電機(jī)轉(zhuǎn)子位置與轉(zhuǎn)速作為系統(tǒng)狀態(tài)變量進(jìn)行實(shí)時(shí)估算，并將所得信息反饋到永磁同步電機(jī)控制系統(tǒng)中。通過(guò)仿真，與電機(jī)實(shí)際運(yùn)行狀態(tài)進(jìn)行比較，證明了擴(kuò)展卡爾曼濾波具有良好的動(dòng)態(tài)跟蹤能力和抗噪聲能力。 針對(duì)擴(kuò)展卡爾曼濾波算法在無(wú)速度傳感器控制中存在的不足，本文給出了降階線性卡爾曼濾波算法。降階線性卡爾曼濾波算法重新選擇了系統(tǒng)狀態(tài)變量，建立新的完全線性化的系統(tǒng)方程，并且卡爾曼濾波算法中的系統(tǒng)協(xié)方差矩陣成為時(shí)不變序列，因此可以直接應(yīng)用線性卡爾曼濾波算法。仿真結(jié)果證明，與擴(kuò)展卡爾曼濾波算法相比，新的算法更加簡(jiǎn)單，減輕了繁重的參數(shù)調(diào)節(jié)任務(wù)，易于數(shù)字化實(shí)現(xiàn)，不僅具備擴(kuò)展卡爾曼濾波算法的優(yōu)勢(shì)，而且在某些性能方面超越了擴(kuò)展卡爾曼濾波算法。 通過(guò)分析得知，由于將系統(tǒng)模型不確定性與測(cè)量噪聲體現(xiàn)在系統(tǒng)方程中，因此卡爾曼濾波算法在狀態(tài)估算方面具有良好的性能。本文以降階線性卡爾曼濾波 算法為理論基礎(chǔ)，以永磁同步電機(jī)為對(duì)象，以數(shù)字信號(hào)處理器（DSP）為核心，設(shè)計(jì)了電機(jī)狀態(tài)觀測(cè)系統(tǒng)的設(shè)計(jì)方案。整個(gè)方案在不增加成本的基礎(chǔ)上，充分利用數(shù)字信號(hào)處理器（DSP）豐富的資源和強(qiáng)大的運(yùn)算能力，通過(guò)檢測(cè)電機(jī)相電流，實(shí)時(shí)估算出電機(jī)轉(zhuǎn)子位置與轉(zhuǎn)速。本系統(tǒng)可以代替?zhèn)鹘y(tǒng)速度傳感器，為電機(jī)控制系統(tǒng)提供轉(zhuǎn)子位置和轉(zhuǎn)速反饋信息。本文的下一步主要工作便是將此系統(tǒng)付諸實(shí)踐，應(yīng)用于實(shí)際工程中，對(duì)卡爾曼濾波算法在永磁同步電機(jī)無(wú)速度傳感器控制方面的性能進(jìn)行進(jìn)一步研究。關(guān)鍵詞：永磁同步電機(jī)；無(wú)速度傳感器；卡爾曼濾波
標(biāo)簽： 卡爾曼 濾波算法 永磁同步電機(jī)
上傳時(shí)間： 2013-04-24
上傳用戶：lifangyuan12
基于現(xiàn)場(chǎng)總線的網(wǎng)絡(luò)技術(shù)研究是自動(dòng)控制領(lǐng)域發(fā)展的一個(gè)熱點(diǎn)。在各種工業(yè)現(xiàn)場(chǎng)總線中，CAN總線以其成本低、速度快、實(shí)時(shí)性和可靠性較高等特點(diǎn)被廣泛應(yīng)用于各領(lǐng)域。CIA(CAN in Automation)協(xié)會(huì)發(fā)布了完整的CANopen協(xié)議，定義了應(yīng)用層和通訊子協(xié)議，為基于現(xiàn)場(chǎng)總線的分布式控制系統(tǒng)的廣泛應(yīng)用提供了解決之道。 本文研究國(guó)內(nèi)外現(xiàn)場(chǎng)總線發(fā)展現(xiàn)狀后，以改善現(xiàn)場(chǎng)總線網(wǎng)絡(luò)通訊系統(tǒng)的運(yùn)行效率，提高實(shí)時(shí)性和信息處理能力為前提，淺析CAN總線高層通訊協(xié)議CANopen，分析了主、從節(jié)點(diǎn)的各個(gè)功能，說(shuō)明了功能的設(shè)計(jì)和實(shí)現(xiàn)方案。 然后，本文將CANopen協(xié)議應(yīng)用于分布式控制系統(tǒng)，詳細(xì)論述了基于PIC18控制器的從節(jié)點(diǎn)和基于DSP控制器的主節(jié)點(diǎn)的實(shí)現(xiàn)過(guò)程。主、從節(jié)點(diǎn)具有基于CANopen協(xié)議的總線通信功能。從節(jié)點(diǎn)具有數(shù)字量和模擬量輸入輸出功能。主節(jié)點(diǎn)可以通過(guò)鍵盤對(duì)各節(jié)點(diǎn)運(yùn)行狀態(tài)和各節(jié)點(diǎn)參數(shù)進(jìn)行調(diào)整，還可以通過(guò)液晶屏顯示實(shí)時(shí)控制量和各節(jié)點(diǎn)運(yùn)行狀態(tài)。PC機(jī)能在線監(jiān)測(cè)CAN報(bào)文數(shù)據(jù)流。本文對(duì)兩種類型節(jié)點(diǎn)的設(shè)計(jì)思想、硬件組成和軟件設(shè)計(jì)均做了詳盡的闡述，并給出了部分關(guān)鍵硬件原理圖和軟件流程圖。 最后，把已開(kāi)發(fā)的從節(jié)點(diǎn)和主節(jié)點(diǎn)組成一個(gè)溫度測(cè)控系統(tǒng)和一個(gè)電機(jī)控制系統(tǒng)。經(jīng)過(guò)實(shí)驗(yàn)室測(cè)試，證明系統(tǒng)具有良好的實(shí)時(shí)性，通訊穩(wěn)定可靠，解決了傳統(tǒng)CAN總線節(jié)點(diǎn)通訊可控性差，無(wú)法靈活設(shè)置的問(wèn)題。對(duì)目前國(guó)內(nèi)CAN總線應(yīng)用中大多把精力放在硬件之上的底層軟件開(kāi)發(fā)，少有使用上層軟件協(xié)議的習(xí)慣，起到了一定的推動(dòng)意義，提高了應(yīng)用水平。
標(biāo)簽： CANopen 協(xié)議 分布式控制系統(tǒng)
上傳用戶：569342831
矢量控制變頻調(diào)速系統(tǒng)是國(guó)內(nèi)當(dāng)前電氣傳動(dòng)和自動(dòng)化領(lǐng)域研究的熱點(diǎn)和技術(shù)攻堅(jiān)的難點(diǎn)。矢量控制技術(shù)作為一種先進(jìn)的控制策略，是在電機(jī)統(tǒng)一理論、機(jī)電能量轉(zhuǎn)換和坐標(biāo)變換理論的基礎(chǔ)上發(fā)展起來(lái)的，具有先進(jìn)性、新穎性和實(shí)用性的特點(diǎn)。其思想就是將異步電動(dòng)機(jī)的數(shù)學(xué)模型通過(guò)坐標(biāo)變換，將定子電流矢量分解為按轉(zhuǎn)子磁場(chǎng)定向的兩個(gè)直流分量并分別加以控制，從而實(shí)現(xiàn)磁通和轉(zhuǎn)矩的解耦控制，以期達(dá)到獨(dú)立控制電機(jī)轉(zhuǎn)矩的效果。 本課題基于矢量控制的基本原理，采用TI公司最先進(jìn)的電機(jī)控制專用DSP芯片TMS320F2812，開(kāi)發(fā)出了一套基于轉(zhuǎn)子磁鏈位置估計(jì)和轉(zhuǎn)子速度估計(jì)的電流轉(zhuǎn)速雙閉環(huán)的轉(zhuǎn)子磁場(chǎng)定向直接矢量控制變頻調(diào)速系統(tǒng)，并實(shí)現(xiàn)了實(shí)際運(yùn)行，初步達(dá)到了產(chǎn)品化的目標(biāo)。主要的工作如下： (1)從電機(jī)數(shù)學(xué)模型和坐標(biāo)系變換入手，采用電流轉(zhuǎn)速雙閉環(huán)的轉(zhuǎn)子磁場(chǎng)定向直接矢量控制方案，深入探討了SVPWM和矢量控制的基本原理，并完成了調(diào)速系統(tǒng)的功能框圖； (2)基于TI公司的DSP芯片TMS320F2812和MITSUBISHI的IPM模塊PM50RSA120，設(shè)計(jì)了調(diào)速系統(tǒng)的硬件電路，包括控制電路，驅(qū)動(dòng)電路，電源電路和操作面板電路等； (3)設(shè)計(jì)了基于轉(zhuǎn)子磁鏈位置估計(jì)和速度估計(jì)的電流轉(zhuǎn)速雙閉環(huán)的轉(zhuǎn)子磁場(chǎng)定向直接矢量控制變頻調(diào)速系統(tǒng)的軟件部分，給出了調(diào)速系統(tǒng)的軟件流程圖和各子模塊的具體實(shí)現(xiàn)； (4)采用先進(jìn)的自適應(yīng)Fuzzy-PI調(diào)節(jié)器來(lái)代替?zhèn)鹘y(tǒng)的PI調(diào)節(jié)器作為速度控制器，取得了較好的控制效果； (5)搭建了整個(gè)變頻調(diào)速實(shí)驗(yàn)平臺(tái)，進(jìn)行了整機(jī)測(cè)試，給出了實(shí)驗(yàn)結(jié)果和結(jié)論。 該系統(tǒng)已經(jīng)成功應(yīng)用于矢量變頻器成品生產(chǎn)中，在北京天華博實(shí)電氣有限公司的變頻器生產(chǎn)車間進(jìn)行了相應(yīng)的實(shí)驗(yàn)。實(shí)驗(yàn)表明，該系統(tǒng)具有良好的動(dòng)靜態(tài)性能，運(yùn)行穩(wěn)定，抗干擾能力強(qiáng)，獲得用戶好評(píng)，不失為一套具有先進(jìn)性、新穎型、實(shí)用性的高性能變頻調(diào)速系統(tǒng)。
標(biāo)簽： 異步電動(dòng)機(jī) 變頻調(diào)速系統(tǒng) 矢量控制
上傳時(shí)間： 2013-05-25
上傳用戶：er1219
異步電機(jī)無(wú)速度傳感器矢量控制技術(shù)提高了交流傳動(dòng)系統(tǒng)的可靠性，降低了系統(tǒng)的實(shí)現(xiàn)成本。準(zhǔn)確辨識(shí)電機(jī)轉(zhuǎn)速是實(shí)現(xiàn)無(wú)速度傳感器矢量控制的關(guān)鍵。 本文對(duì)無(wú)速度傳感器矢量控制系統(tǒng)進(jìn)行了研究，建立了異步電動(dòng)機(jī)無(wú)速度傳感器電壓解耦矢量控制系統(tǒng)和基于模型參考自適應(yīng)(MRAS)的無(wú)速度傳感器矢量控制系統(tǒng)。基于MRAS的無(wú)速度傳感器矢量控制系統(tǒng)利用電動(dòng)機(jī)定子電壓方程和電流方程得到電動(dòng)機(jī)轉(zhuǎn)速的模型參考自適應(yīng)辨識(shí)算法，在此基礎(chǔ)上建立了一個(gè)改進(jìn)的變參數(shù)MRAS速度辨識(shí)數(shù)學(xué)模型，并利用Matlab軟件對(duì)基于該速度辨識(shí)模型的無(wú)速度傳感器異步電動(dòng)機(jī)矢量控制系統(tǒng)在不同的情況下進(jìn)行了詳細(xì)的仿真研究。仿真結(jié)果驗(yàn)證了該改進(jìn)的變參數(shù)MRAS速度辨識(shí)模型具有令人滿意的辨識(shí)精度和動(dòng)態(tài)性能。 基于MRAS的轉(zhuǎn)速估算理論從本質(zhì)上來(lái)說(shuō)屬于基于電機(jī)理想模型的轉(zhuǎn)速估算方案，該方法依賴于電機(jī)參數(shù)，而電機(jī)參數(shù)在電機(jī)運(yùn)動(dòng)過(guò)程中變化很大，因而給出了對(duì)電機(jī)的一些定、轉(zhuǎn)子參數(shù)進(jìn)行實(shí)時(shí)辨識(shí)方法，以保持系統(tǒng)的動(dòng)、靜態(tài)性能。 在傳統(tǒng)型模型參考自適應(yīng)系統(tǒng)基礎(chǔ)上，將系統(tǒng)中原有的自適應(yīng)調(diào)節(jié)機(jī)構(gòu)用一個(gè)具有在線學(xué)習(xí)能力的人工神經(jīng)網(wǎng)絡(luò)取代，提出一種基于神經(jīng)網(wǎng)絡(luò)的異步電機(jī)轉(zhuǎn)速估計(jì)方法，并給出了速度估計(jì)器的神經(jīng)網(wǎng)絡(luò)結(jié)構(gòu)和學(xué)習(xí)算法。最后對(duì)基于神經(jīng)網(wǎng)絡(luò)轉(zhuǎn)速估計(jì)的異步電機(jī)矢量控制系統(tǒng)進(jìn)行了仿真，結(jié)果表明該系統(tǒng)具有良好的性能。 簡(jiǎn)單介紹了基于DSP的異步電機(jī)無(wú)速度傳感器矢量控制系統(tǒng)的硬件結(jié)構(gòu)以及軟件系統(tǒng)的設(shè)計(jì)。
標(biāo)簽： 異步電機(jī) 速度傳感器 矢量控制
上傳時(shí)間： 2013-05-30
上傳用戶：hakim
電子功能模件是機(jī)電產(chǎn)品的基本組成部分，其水平高低直接決定整個(gè)機(jī)電產(chǎn)品的工作質(zhì)量。當(dāng)前PCB自動(dòng)測(cè)試系統(tǒng)大多為歐美產(chǎn)品，價(jià)格相當(dāng)昂貴，遠(yuǎn)遠(yuǎn)超出我國(guó)中小電子企業(yè)的承受能力。為了提高我國(guó)中小企業(yè)電子設(shè)備的競(jìng)爭(zhēng)力，本課題研發(fā)了適合于我國(guó)中小企業(yè)、價(jià)格低廉、使用方便的PCB路內(nèi)測(cè)試系統(tǒng)。 本文首先詳細(xì)介紹了PCB各種檢測(cè)技術(shù)的原理和特點(diǎn)，然后根據(jù)本課題面向的用戶群和他們對(duì)PCB測(cè)試的需求，組建PCB內(nèi)測(cè)試系統(tǒng)。本系統(tǒng)基于虛擬儀器設(shè)計(jì)思想，以PCB上模擬電子器件、組合邏輯電路及由其構(gòu)成的功能模塊等為被測(cè)對(duì)象，包括路內(nèi)測(cè)試儀、邏輯分析單元、信號(hào)發(fā)生器、高速數(shù)據(jù)采集器、多路通道掃描器及針床。其中：路內(nèi)測(cè)試儀對(duì)不同被測(cè)對(duì)象選擇不同測(cè)試方法，采用電位隔離法實(shí)現(xiàn)了被測(cè)對(duì)象與PCB上其他元器件的隔離，并采用自適應(yīng)測(cè)試方法提高測(cè)試結(jié)果的準(zhǔn)確度。邏輯分析單元主要采用反向驅(qū)動(dòng)技術(shù)測(cè)試常見(jiàn)的組合邏輯電路。信號(hào)發(fā)生器能同時(shí)產(chǎn)生兩路正弦波、方波、斜波、三角波等常用波形。數(shù)據(jù)采集器能同時(shí)采集四路信號(hào)，以USB接口與主機(jī)通訊。多路通道掃描器采用小型繼電器陣列來(lái)實(shí)現(xiàn)，可擴(kuò)展性好。針床采用新型夾具，既保證接觸性能，又不至破壞觸點(diǎn)。 實(shí)踐表明，本系統(tǒng)能對(duì)常用電子功能模件進(jìn)行自動(dòng)測(cè)試，基本達(dá)到了預(yù)期目標(biāo)。
標(biāo)簽： PCB 故障診斷 測(cè)試系統(tǒng)
上傳時(shí)間： 2013-06-06
上傳用戶：klds
高性能ADC產(chǎn)品的出現(xiàn)，給混合信號(hào)測(cè)試領(lǐng)域帶來(lái)前所未有的挑戰(zhàn)。并行ADC測(cè)試方案實(shí)現(xiàn)了多個(gè)ADC測(cè)試過(guò)程的并行化和實(shí)時(shí)化，減少了單個(gè)ADC的平均測(cè)試時(shí)間，從而降低ADC測(cè)試成本。 本文實(shí)現(xiàn)了基于FPGA的ADC并行測(cè)試方法。在閱讀相關(guān)文獻(xiàn)的基礎(chǔ)上，總結(jié)了常用ADC參數(shù)測(cè)試方法和測(cè)試流程。使用FPGA實(shí)現(xiàn)時(shí)域參數(shù)評(píng)估算法和頻域參數(shù)評(píng)估算法，并對(duì)2個(gè)ADC在不同樣本數(shù)條件下進(jìn)行并行測(cè)試。 通過(guò)在FPGA內(nèi)部實(shí)現(xiàn)ADC測(cè)試時(shí)域算法和頻域算法相結(jié)合的方法來(lái)搭建測(cè)試系統(tǒng)，完成音頻編解碼器WM8731L的控制模式接口、音頻數(shù)據(jù)接口、ADC測(cè)試時(shí)域算法和頻域算法的FPGA實(shí)現(xiàn)。整個(gè)測(cè)試系統(tǒng)使用Angilent 33220A任意信號(hào)發(fā)生器提供模擬激勵(lì)信號(hào)，共用一個(gè)FPGA內(nèi)部實(shí)現(xiàn)的采樣時(shí)鐘控制模塊。并行測(cè)試系統(tǒng)將WM8731.L片內(nèi)的兩個(gè)獨(dú)立ADC的串行輸出數(shù)據(jù)分流成左右兩通道，并對(duì)其進(jìn)行串并轉(zhuǎn)換。然后對(duì)左右兩個(gè)通道分別配置一個(gè)FFT算法模塊和時(shí)域算法模塊，并行地實(shí)現(xiàn)了ADC參數(shù)的評(píng)估算法。 在樣本數(shù)分別為128和4096的實(shí)驗(yàn)條件下，對(duì)WM8731L片內(nèi)2個(gè)被測(cè).ADC并行地進(jìn)行參數(shù)評(píng)估，被測(cè)參數(shù)包括增益GAIN、偏移量OFFSET、信噪比SNR、信號(hào)與噪聲諧波失真比SINAD、總諧波失真THD等5個(gè)常用參數(shù)。實(shí)驗(yàn)結(jié)果表明，通過(guò)在FPGA內(nèi)配置2個(gè)獨(dú)立的參數(shù)計(jì)算模塊，可并行地實(shí)現(xiàn)對(duì)2個(gè)相同ADC的參數(shù)評(píng)估，減小單個(gè)ADC的平均測(cè)試時(shí)間。 FPGA片內(nèi)實(shí)時(shí)評(píng)估算法的實(shí)現(xiàn)節(jié)省了測(cè)試樣本傳輸至自動(dòng)測(cè)試機(jī)PC端的時(shí)間。而且只需將HDL代碼多次復(fù)制，就可實(shí)現(xiàn)多個(gè)被測(cè)ADC在同一時(shí)刻并行地被評(píng)估，配置靈活。基于FPGA的ADC并行測(cè)試方法易于實(shí)現(xiàn)，具有可行性，但由于噪聲的影響，測(cè)試精度有待進(jìn)一步提高。該方法可用于自動(dòng)測(cè)試機(jī)的混合信號(hào)選項(xiàng)卡或測(cè)試子系統(tǒng)。 關(guān)鍵詞：ADC測(cè)試；并行；參數(shù)評(píng)估；FPGA；FFT
標(biāo)簽： FPGA ADC 并行測(cè)試
上傳時(shí)間： 2013-07-11
上傳用戶：tdyoung
任意波形發(fā)生器已成為現(xiàn)代測(cè)試領(lǐng)域應(yīng)用最為廣泛的通用儀器之一，代表了信號(hào)源的發(fā)展方向。直接數(shù)字頻率合成(DDS)是二十世紀(jì)七十年代初提出的一種全數(shù)字的頻率合成技術(shù)，其查表合成波形的方法可以滿足產(chǎn)生任意波形的要求。由于現(xiàn)場(chǎng)可編程門陣列(FPGA)具有高集成度、高速度、可實(shí)現(xiàn)大容量存儲(chǔ)器功能的特性，能有效地實(shí)現(xiàn)DDS技術(shù)，極大的提高函數(shù)發(fā)生器的性能，降低生產(chǎn)成本。 本文首先介紹了函數(shù)波形發(fā)生器的研究背景和DDS的理論。然后詳盡地?cái)⑹隽擞肍PGA完成DDS模塊的設(shè)計(jì)過(guò)程，接著分析了整個(gè)設(shè)計(jì)中應(yīng)處理的問(wèn)題，根據(jù)設(shè)計(jì)原理就功能上進(jìn)行了劃分，將整個(gè)儀器功能劃分為控制模塊、外圍硬件、FPGA器件三個(gè)部分來(lái)實(shí)現(xiàn)。最后就這三個(gè)部分分別詳細(xì)地進(jìn)行了闡述。 在實(shí)現(xiàn)過(guò)程中，本設(shè)計(jì)選用了Altera公司的EP2C35F672C6芯片作為產(chǎn)生波形數(shù)據(jù)的主芯片，充分利用了該芯片的超大集成性和快速性。在控制芯片上選用了三星公司的上S3C2440作為控制芯片。本設(shè)計(jì)中，F(xiàn)PGA芯片的設(shè)計(jì)和與控制芯片的接口設(shè)計(jì)是一個(gè)難點(diǎn)，本文利用Altera的設(shè)計(jì)工具QuartusⅡ并結(jié)合Verilog—HDL語(yǔ)言，采用硬件編程的方法很好地解決了這一問(wèn)題。論文最后給出了系統(tǒng)的測(cè)量結(jié)果，并對(duì)誤差進(jìn)行了一定分析，結(jié)果表明，可輸出步進(jìn)為0.01Hz，頻率范圍0.01Hz～20MHz的正弦波、三角波、鋸齒波、方波，或0.01Hz～20KHz的任意波。通過(guò)實(shí)驗(yàn)結(jié)果表明，本設(shè)計(jì)達(dá)到了預(yù)定的要求，并證明了采用軟硬件結(jié)合，利用FPGA技術(shù)實(shí)現(xiàn)任意波形發(fā)生器的方法是可行的。
標(biāo)簽： FPGA 函數(shù)信號(hào)發(fā)生器
上傳時(shí)間： 2013-08-03
上傳用戶：1079836864
電力電子裝置的控制技術(shù)隨著電力電子技術(shù)的發(fā)展而愈來(lái)愈復(fù)雜。開(kāi)關(guān)電源是現(xiàn)代電力電子設(shè)備中不可或缺的組成部分，其質(zhì)量的優(yōu)劣以及體積的大小直接影響電子設(shè)備整體性能。高頻化、小型化、數(shù)字化是開(kāi)關(guān)電源的發(fā)展方向。 在應(yīng)用數(shù)字技術(shù)進(jìn)行控制系統(tǒng)設(shè)計(jì)時(shí)，數(shù)字控制器的性能決定了控制系統(tǒng)的整體性能。數(shù)字化電力電子設(shè)備中的控制部分多以MCU/DSP為核心，以軟件實(shí)現(xiàn)離散域的運(yùn)算及控制。在很多高頻應(yīng)用的場(chǎng)合，目前常用的控制器(高性能單片機(jī)或DSP)的速度往往不能完全滿足要求。FPGA具有設(shè)計(jì)靈活、集成度高、速度快、設(shè)計(jì)周期短等優(yōu)點(diǎn)，與單片機(jī)和DSP相比，F(xiàn)PGA具有更高的處理速度。同時(shí)FPGA應(yīng)用在數(shù)字化電力電子設(shè)備中，還可以大大簡(jiǎn)化控制系統(tǒng)結(jié)構(gòu)，并可實(shí)現(xiàn)多種高速算法，具有較高的性價(jià)比。 依據(jù)FPGA的這些突出優(yōu)點(diǎn)，本文將FPGA應(yīng)用于直流開(kāi)關(guān)電源控制器設(shè)計(jì)中，以實(shí)現(xiàn)開(kāi)關(guān)電源數(shù)字化和高頻化的要求。主要研究工作如下： 介紹了基于FPGA的DC/DC數(shù)字控制器中A/D采樣控制、數(shù)字PI算法的實(shí)現(xiàn)；重點(diǎn)描述了采用混合PWM方法實(shí)現(xiàn)高分辨率、高精度數(shù)字PWM的設(shè)計(jì)方案，并對(duì)各模塊進(jìn)行了仿真測(cè)試；用FPGA開(kāi)發(fā)板進(jìn)行了一部分系統(tǒng)的仿真和實(shí)際結(jié)果的檢測(cè)，驗(yàn)證了文中的分析結(jié)論，證實(shí)了可編程邏輯器件在直流開(kāi)關(guān)電源控制器設(shè)計(jì)中的應(yīng)用優(yōu)勢(shì)。
標(biāo)簽： FPGA PWM 高頻
上傳時(shí)間： 2013-07-23
上傳用戶：qulele
固態(tài)硬盤是一種以FLASH為存儲(chǔ)介質(zhì)的新型硬盤。由于它不像傳統(tǒng)硬盤一樣以高速旋轉(zhuǎn)的磁盤為存儲(chǔ)介質(zhì)，不需要浪費(fèi)大量的尋道時(shí)間，因此它有著傳統(tǒng)硬盤不可比擬的順序和隨機(jī)存儲(chǔ)速度。同時(shí)由于固態(tài)硬盤不存在機(jī)械存儲(chǔ)結(jié)構(gòu)，因此還具有高抗震性、無(wú)工作噪音、可適應(yīng)惡劣工作環(huán)境等優(yōu)點(diǎn)。隨著計(jì)算機(jī)技術(shù)的高速發(fā)展，固態(tài)硬盤技術(shù)已經(jīng)成為未來(lái)存儲(chǔ)介質(zhì)技術(shù)發(fā)展的必然趨勢(shì)。 本文以設(shè)計(jì)固態(tài)硬盤控制芯片IDE接口部分為項(xiàng)目背景，通過(guò)可編程邏輯器件FPGA，基于ATA協(xié)議并使用硬件編程語(yǔ)言verilog，設(shè)計(jì)了一個(gè)位于設(shè)備端的IDE控制器。該IDE控制器的主要作用在于解析主機(jī)所發(fā)送的IDE指令并控制硬盤設(shè)備進(jìn)行相應(yīng)的狀態(tài)遷移和指令操作，從而完成硬盤設(shè)備端與主機(jī)端之間基本的狀態(tài)通信以及數(shù)據(jù)通信。論文主要完成了幾個(gè)方面的內(nèi)容。第一：論文從固態(tài)硬盤的基本結(jié)構(gòu)出發(fā)，分析了固態(tài)硬盤IDE控制器的功能性需求以及寄存器傳輸、PIO傳輸和UDMA傳輸三種ATA協(xié)議主要傳輸模式所必須遵循的時(shí)序要求，并概括了IDE控制器設(shè)計(jì)的要點(diǎn)和難點(diǎn)；第二：論文設(shè)計(jì)了IDE控制器的總體功能框架，將IDE控制器從功能上分為寄存器部分、頂層控制模塊、異步FIFO模塊、PIO控制模塊、UDMA控制模塊以及CRC校驗(yàn)?zāi)K六大子功能模塊，并分析了各個(gè)子功能模塊的基本工作原理和具體功能設(shè)計(jì)；第三：論文以設(shè)計(jì)狀態(tài)機(jī)流程和主要控制信號(hào)的方式實(shí)現(xiàn)了各個(gè)具體子功能模塊并列舉了部分關(guān)鍵代碼，同時(shí)給出了主要子功能模塊的時(shí)序仿真圖；最后，論文給出了基于PIO傳輸模式和基于UDMA傳輸模式的具體指令操作流程實(shí)現(xiàn)，并通過(guò)SAS邏輯分析儀和QuartusⅡ?qū)DE控制器進(jìn)行了功能測(cè)試和分析，驗(yàn)證了本論文設(shè)計(jì)的正確性。
標(biāo)簽： FPGA IDE 固態(tài)硬盤
上傳時(shí)間： 2013-07-31
上傳用戶：liangrb
本課題是在課題組已實(shí)現(xiàn)的高速串行通信平臺(tái)的基礎(chǔ)上，進(jìn)一步引伸，設(shè)計(jì)開(kāi)源的PCI軟核通信模塊替代Xilinx公司提供的LogiCORE PCI核，力求在從模式下，做到占用資源更少，傳輸速度更快，也為以后實(shí)現(xiàn)更完整的功能提供平臺(tái)。 本文以此為背景，基于FPGA平臺(tái)，搭建以開(kāi)源的PCI軟核為核心的串行通信接口平臺(tái)，使其成為PCI總線與用戶邏輯之間的橋梁，使用戶邏輯避開(kāi)與復(fù)雜的PCI總線協(xié)議。本課題采用Spartan-II FPGA芯片XC2S200-6FG456C系統(tǒng)開(kāi)發(fā)板作為串行通信接口的硬件實(shí)驗(yàn)平臺(tái)，實(shí)現(xiàn)了支持配置讀/寫交易、單數(shù)據(jù)段讀/寫、突發(fā)模式讀/寫、命令/地址譯碼功能和數(shù)據(jù)傳送錯(cuò)誤檢測(cè)與處理功能的PCI軟核。 本文主要闡述了以PCI軟核為核心的串行通信平臺(tái)的實(shí)現(xiàn)，首先介紹了PCI軟核的編程語(yǔ)言、軟件工具和硬件實(shí)驗(yàn)平臺(tái)Spartan-II FPGA芯片XC2S200-6FG456C系統(tǒng)開(kāi)發(fā)板。然后，介紹了PCI總線命令、PCI軟核所支持的功能、PCI軟核兩側(cè)信號(hào)的定義、PCI軟核配置模塊以及探討了PCI軟核的狀態(tài)機(jī)接收、發(fā)送數(shù)據(jù)等過(guò)程，分析了PCI軟核的數(shù)據(jù)收發(fā)功能仿真，主要包括配置讀/寫交易、單數(shù)據(jù)段模式讀/寫和突發(fā)模式讀/寫的仿真圖形，并闡述了管腳約束的操作流程。最后介紹PCI軟核模塊的WDM驅(qū)動(dòng)，內(nèi)容包括驅(qū)動(dòng)程序簡(jiǎn)介、驅(qū)動(dòng)程序的開(kāi)發(fā)、中斷處理、驅(qū)動(dòng)程序與應(yīng)用程序之間的通信以及應(yīng)用程序操作。最后，對(duì)PCI軟核的各種性能進(jìn)行了比較分析。整個(gè)模塊設(shè)計(jì)緊湊，完成在實(shí)驗(yàn)平臺(tái)上的數(shù)據(jù)發(fā)送。 設(shè)計(jì)選用硬件描述語(yǔ)言VerilogHDL，在開(kāi)發(fā)工具Xilinx ISE7.1中完成整個(gè)系統(tǒng)的設(shè)計(jì)、綜合、布局布線，利用Modelsim進(jìn)行功能及時(shí)序仿真，使用DriverWorks為PCI軟核編寫WinXP下的驅(qū)動(dòng)程序，用VC++6.0編寫相應(yīng)的測(cè)試應(yīng)用程序。之后，將FPGA設(shè)計(jì)下載到Spanan-II FPGA芯片XC2S200-6FG456C系統(tǒng)開(kāi)發(fā)板中運(yùn)行。 文章最后指出工作中的不足之處和需要進(jìn)一步完善的地方。
標(biāo)簽： FPGA PCI 軟核
上傳用戶：sc965382896
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
