<table id="u08u6"></table>
<sup id="u08u6"></sup>
可用來破解分析西門子200 PLC與模塊的通訊協(xié)議，基于ALTERA CPLD EPM240的設(shè)計.\r\n\r\n需要配合分析板配套使用。
標(biāo)簽： 200 PLC 破解 分
上傳時間： 2013-08-09
上傳用戶：jackandlee
FPGAcpld結(jié)構(gòu)分析 pga的EDA設(shè)計方法 fpga中的微程序設(shè)計 復(fù)雜可編程邏輯器件cpld專題講座(Ⅴ)──cpld的應(yīng)用和實現(xiàn)數(shù)字邏 一種使用fpga設(shè)計的DRAM控制器 用cpld器件實現(xiàn)24位同步計數(shù)器的設(shè)計
標(biāo)簽： FPGAcpld fpga EDA 結(jié)構(gòu)分析
上傳時間： 2013-08-10
上傳用戶：yph853211
分析了MATLAB/Simulink 中DSP Builder 模塊庫在FPGA 設(shè)計中優(yōu)點，\\r\\n然后結(jié)合FSK 信號的產(chǎn)生原理，給出了如何利用DSP Builder 模塊庫建立FSK 信號發(fā)生器模\\r\\n型，以及對FSK 信號發(fā)生器模型進(jìn)行算法級仿真和生成VHDL 語言的方法，并在modelsim\\r\\n中對FSK 信號發(fā)生器進(jìn)行RTL 級仿真，最后介紹了在FPGA 芯片中實現(xiàn)FSK 信號發(fā)生器的設(shè)\\r\\n計方法。
標(biāo)簽： Simulink Builder MATLAB FPGA
上傳時間： 2013-08-20
上傳用戶：herog3
FPGA輸出數(shù)據(jù)的時頻域分析GUI界面，\r\n可觀察信號的時域頻域波形，星座圖眼圖等特性
標(biāo)簽： FPGA GUI 輸出數(shù)據(jù) 頻域分析
上傳時間： 2013-08-27
上傳用戶：ommshaggar
fpga的靜態(tài)分析，很不錯，只是我自己也沒有弄的十分明白
標(biāo)簽： fpga 分
上傳時間： 2013-08-28
上傳用戶：zhangyi99104144
FPGA時鐘分析，包括門控時鐘與時鐘偏儀分析，邏輯設(shè)計時鐘分析，毛刺分析．
標(biāo)簽： FPGA 時鐘 分
上傳時間： 2013-08-30
上傳用戶：432234
采用按時間抽選的基4原位算法和坐標(biāo)旋轉(zhuǎn)數(shù)字式計算機(jī)（CORDIC）算法實現(xiàn)了一個FFT實時譜分析系統(tǒng)。整個設(shè)計采用流水線工作方式，保證了系統(tǒng)的速度，避免了瓶勁的出現(xiàn)；整個系統(tǒng)采用FPGA實現(xiàn)，實驗表明，該系統(tǒng)既有DSP器件實現(xiàn)的靈活性又有專用FFT芯片實現(xiàn)的高速數(shù)據(jù)吞吐能力，可以廣泛地應(yīng)用于數(shù)字信號處理的各個領(lǐng)域。
標(biāo)簽： CORDIC FFT 算法 旋轉(zhuǎn)
上傳時間： 2013-09-01
上傳用戶：731140412
基于FPGA的直接數(shù)字合成器的設(shè)計與分析的代碼程序,代碼格式為VHDL
標(biāo)簽： FPGA VHDL 代碼 直接數(shù)字合成器
上傳時間： 2013-09-02
上傳用戶：ifree2016
Proteus(海神)的ISIS是一款Labcenter出品的電路分析實物仿真系統(tǒng)，可仿真各種電路和IC，并支持單片機(jī)，元件庫齊全，使用方便，是不可多得的專業(yè)的單片機(jī)軟件仿真系統(tǒng)。\r\n
標(biāo)簽： Labcenter Proteus ISIS 海
上傳時間： 2013-09-22
上傳用戶：wang0123456789
系統(tǒng)的介紹Proteus ISIS（英國Labcenter公司開發(fā)的電路分析與實物仿真軟件。）
標(biāo)簽： Labcenter Proteus ISIS
上傳時間： 2013-09-27
上傳用戶：wyc199288
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<code id="uiqi6"></code>
