使用FPGA設(shè)計(jì)WiMax接收機(jī)之OFDM同步硬體電路(內(nèi)附VHDL code)
標(biāo)簽： WiMax FPGA OFDM VHDL
上傳時(shí)間： 2016-01-22
上傳用戶：zhuyibin
ADS操作影片,教我們?cè)觞Ntuning電路.中文發(fā)音,步驟清楚,非常適合初學(xué)入門者.希望對(duì)大家有幫助.
標(biāo)簽： tuning ADS 操作 家
上傳時(shí)間： 2016-02-25
上傳用戶：trepb001
使用遞迴運(yùn)算畫出fractal tree,使用者可自行輸入遞迴次數(shù),畫出不同level的tr
標(biāo)簽： fractal level tree
上傳時(shí)間： 2014-12-01
上傳用戶：wang0123456789
資料壓縮的原理與應(yīng)用 SPIHT三個(gè)串列的運(yùn)算之C程式
標(biāo)簽： SPIHT 程式
上傳時(shí)間： 2014-01-25
上傳用戶：haohaoxuexi
是一個(gè)用verilog寫成的加法器電路,可把七個(gè)元件加起來(lái)
標(biāo)簽： verilog 加法器 元件
上傳時(shí)間： 2014-01-07
上傳用戶：zhangzhenyu
使用硬體描述語(yǔ)言HDL 設(shè)計(jì)硬體電路，臺(tái)灣人寫的PPT講義，非常不錯(cuò)。VHDL硬件設(shè)計(jì)入門學(xué)習(xí)。VHDL基本語(yǔ)法架構(gòu)，VHDL的零件庫(kù)(Library)及包裝(Package)等內(nèi)容。
標(biāo)簽： HDL
上傳時(shí)間： 2014-01-22
上傳用戶：cxl274287265
5 bits 的加法器與減法器合併電路之原始程式製作
標(biāo)簽： bits 加法器 法器 程式
上傳時(shí)間： 2016-05-18
上傳用戶：ippler8
分享MSP430浮點(diǎn)庫(kù)(提升運(yùn)算速度)[希望對(duì)大家有幫助]
標(biāo)簽： MSP 430 分 速度
上傳時(shí)間： 2016-05-28
上傳用戶：saharawalker
ｖｅｒｉｌｏｇ實(shí)現(xiàn)算術(shù)運(yùn)算後利用7段顯示器將結(jié)果輸出
標(biāo)簽：
上傳時(shí)間： 2014-01-05
上傳用戶：牛布牛
【fibonacci運(yùn)算 用Dev-C++編譯】 學(xué)習(xí)，把學(xué)習(xí)到的東西以C語(yǔ)言的方式實(shí)現(xiàn)。
標(biāo)簽： fibonacci Dev-C
上傳時(shí)間： 2016-09-19
上傳用戶：royzhangsz
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
