用于FPGA的N+0.5分頻代碼，可以用來進(jìn)行非整數(shù)分頻！
標(biāo)簽： FPGA 0.5 分頻 代碼
上傳時間： 2013-08-06
上傳用戶：weixiao99
電子設(shè)計大賽作品_音頻信號分析儀的FPGA源碼(一等獎)
標(biāo)簽： FPGA 電子設(shè)計大賽 源碼 音頻信號分析儀
上傳時間： 2013-08-08
上傳用戶：haohaoxuexi
amcc PPC405EP taihu 開發(fā)板 CPLD 源碼
標(biāo)簽： taihu amcc CPLD PPC
上傳時間： 2013-08-13
上傳用戶：invtnewer
CPLD與8051的總線接口VHDL源碼
標(biāo)簽： CPLD 8051 VHDL 總線接口
上傳時間： 2013-08-15
上傳用戶：yuchunhai1990
ACTEL的FPGA完整開發(fā)文擋 含測試源碼
標(biāo)簽： ACTEL FPGA 測試 源碼
上傳時間： 2013-08-16
上傳用戶：kristycreasy
TMS3205402Verilog HDL源碼
標(biāo)簽： 3205402 Verilog TMS HDL
上傳時間： 2013-08-17
上傳用戶：shizhanincc
實現(xiàn)基于CPLD的CCD采集系統(tǒng)設(shè)計源碼
標(biāo)簽： CPLD CCD 采集 系統(tǒng)設(shè)計
上傳時間： 2013-08-18
上傳用戶：pkzz021
基于FPGA的多功能數(shù)字鐘的設(shè)計與實現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時間設(shè)置，時間顯示，跑表，分頻，日期設(shè)置，日期顯示等
標(biāo)簽： Verilog FPGA HDL 多功能
上傳用戶：問題問題
s3c2410開發(fā)板cpld源碼，希望有些參考價值
標(biāo)簽： s3c2410 cpld 開發(fā)板 源碼
上傳時間： 2013-08-20
上傳用戶：wtrl
基于QUARTUSII軟件 實現(xiàn)FPGA（ATERA CYCLONE II系列）與SD卡SD模式通信\r\n所用語言位verilog HDL
標(biāo)簽： QUARTUSII CYCLONE ATERA FPGA
上傳用戶：it男一枚
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
