<center id="4kk8m"></center>
近年來，在鋼鐵材質質量檢測的研究領域，電磁無損檢測方法以其非破壞性和簡便快速的優(yōu)點取得了大量成果，然而對于鋼材及其制品的混料、硬度和裂紋質量檢測還存在許多難題.如用傳統(tǒng)檢測平臺檢測鋼鐵件硬度的檢測精度和速度都不夠理想。 基于上述情況，論文將先進的SOPC技術應用到鋼鐵件的電磁無損檢測中。SOPC技術將處理器、存儲器、IO接口、各種外圍設備等系統(tǒng)設計需要的部件集成到一個可編程邏輯器件上，構建成一個可編程的片上系統(tǒng)。 論文詳細論述了基于FPGA的電磁無損檢測試驗裝置的理論基礎，并在此基礎上給出了總體設計方案。全文著重敘述了系統(tǒng)的模擬部分，系統(tǒng)配置以及軟件部分的整個設計過程。利用QuartusⅡ自定義外設和Avalon總線多主并行處理的特點，采用Vefilog HDL，語言實現(xiàn)激勵信號發(fā)生器和高速數據采集器，使得信號激勵和信號采集在同一片芯片中實現(xiàn)，從而提高了信號及信號處理的精確度。由于電磁檢測對多種參數的敏感反應，必須抑制由此引入的多種因素的干擾，利用FIR數字濾波和相關方法從眾多的干擾信號中提取出有效信號的幅度和相位，同時利用NiosⅡC2H功能對濾波模塊進行硬件加速處理，大大提高了信號處理的速度。利用最小二乘法建立回歸方程模型進行無損檢測。最后運用此電磁無損檢測系統(tǒng)對軸承鋼的硬度進行了定性測試，取得了較好的檢測結果。 試驗結果表明，將SOPC技術應用到電磁無損檢測系統(tǒng)中，系統(tǒng)的檢測速度和檢測精度都有所提高，并使得整個系統(tǒng)在規(guī)模、可靠性、性能指標、開發(fā)成本、產品維護及硬件升級等多方面實現(xiàn)了優(yōu)化。
上傳時間： 2013-06-04
上傳用戶：13081287919
濕度傳感器單片機檢測電路原理說明一、 濕度傳感器檢測需要注意的問題高分子濕度傳感器CHR01為新一代復合型電阻型濕度敏感部件，其復阻抗與空氣相對濕度成指數關系，
上傳時間： 2013-04-24
上傳用戶：mhp0114
通用異步收發(fā)器UART(Universal Asynchronous Receiver/Transmitter)是廣泛使用的串行傳輸協(xié)議。串行外設用到異步串行接口一般采用專用集成電路實現(xiàn)。但是這類芯片一般包含許多輔助模塊，而時常不需要使用完整的UART的功能和輔助功能，或者當在FPGA上設計時，需要將UART功能集成到FPGA內部而不能使用芯片。藍牙主機控制器接口則是實現(xiàn)主機設備與藍牙模塊之間互操作的控制部件。當在使用藍牙設備的時候尤其是在監(jiān)控場所，接口控制器在控制數據與計算機的傳輸上就起了至關重要的作用。 論文針對信息技術的發(fā)展和開發(fā)過程中的實際需要，設計了一個藍牙HCI-UART(Host Controller Interface-Universal Asynchronous Receiver/Transmitter)控制接口的模塊。使用VHDL將其核心功能集成，既可以單獨使用，也可集成到系統(tǒng)芯片中，并且整個設計緊湊、穩(wěn)定且可靠，其用途廣泛，具有一定的使用價值。 本設計采用TOP-DOWN設計方法，整體上分為UART接口和藍牙主機控制器接口兩部分。首先根據UART和藍牙主機控制器接口的實現(xiàn)原理和設計指標要求進行系統(tǒng)設計，對系統(tǒng)劃分模塊以及各個模塊的信號連接；然后進行模塊設計，設計出每個模塊的功能，并用VHDL語言編寫代碼來實現(xiàn)模塊功能；再使用ISE8.2I自帶的仿真器對各模塊進行功能仿真和時序仿真；最后進行硬件驗證，在Virtex-II開發(fā)板上對系統(tǒng)進行功能驗證。實現(xiàn)了發(fā)送、接收和波特率發(fā)生等功能，驗證了結果，表明設計正確，功能良好，符合設計要求。
上傳時間： 2013-04-24
上傳用戶：tianyi223
《計算機組成原理》是計算機系的一門核心課程。但是它涉及的知識面非常廣，內容包括中央處理器、指令系統(tǒng)、存儲系統(tǒng)、總線和輸入輸出系統(tǒng)等方面，學生在學習該課程時，普遍覺得內容抽象難于理解。但借助于該計算機組成原理實驗系統(tǒng)，學生通過實驗環(huán)節(jié)，可以進一步融會貫通學習內容，掌握計算機各模塊的工作原理，相互關系的來龍去脈。 為了增強實驗系統(tǒng)的功能，提高系統(tǒng)的靈活性，降低實驗成本，我們采用FPGA芯片技術來徹底更新現(xiàn)有的計算器組成原理實驗平臺。該技術可根據用戶要求為芯片加載由VHDL語言所編寫出的不同的硬件邏輯，F(xiàn)PGA芯片具有重復編程能力，使得系統(tǒng)內硬件的功能可以像軟件一樣被編程，這種稱為“軟”硬件的全新系統(tǒng)設計概念，使實驗系統(tǒng)具有極強的靈活性和適應性。它不僅使該系統(tǒng)性能的改進和擴充變得十分簡易和方便，而且使學生自己設計不同的實驗變?yōu)榭赡?。計算機組成原理實驗的最終目的是讓學生能夠設計CPU，但首先，學生必須知道CPU的各個功能部件是如何工作，以及相互之間是如何配合構成CPU的。因此，我們必須先設計出一個教學用的以FPGA芯片為核心的硬件平臺，然后在此基礎上開發(fā)出VHDL部件庫及主要邏輯功能，并設計出一套實驗。 本文重點研究了基于FPGA芯片的VHDL硬件系統(tǒng)，由于VHDL的高標準化和硬件描述能力，現(xiàn)代CPU的主要功能如計算，存儲，I/O操作等均可由VHDL來實現(xiàn)。同時設計實驗內容，包括時序電路的組成及控制原理實驗、八位運算器的組成及復合運算實驗、存儲器實驗、數據通路實驗、浮點運算器實驗、多流水線處理器實驗等，這些實驗形成一個相互關聯(lián)的系統(tǒng)。每個實驗先由教師講解原理及原理圖，學生根據教師提供的原理圖，自己用MAX+PLUSII完成電路輸入，學生實驗實際上是編寫VHDL，不需要寫得很復雜，只要能調用接口，然后將程序燒入平臺，這樣既不會讓學生花太多的時間在畫電路圖上，又能讓學生更好的理解每個部件的工作原理和工作過程。 論文首先研究分析了FPGA硬件實驗平臺，即實驗系統(tǒng)的硬件組成。系統(tǒng)采用FPGA-XC4010EPC84，62256CPLD以及其他外圍芯片(例如74LS244，74LS275)組成。根據不同的實驗要求，規(guī)劃不同實驗控制邏輯。用戶可選擇不同的實驗邏輯，通過把實驗邏輯下載到FPGA芯片中構成自己的實驗平臺。 其次，論文詳細的闡述了VHDL模塊化設計，如何運用VHDL技術來依次實現(xiàn)CPU的各個功能部件。VHDL語言作為一種國際標準化的硬件描述語言，自1987年獲得IEEE批準以來，經過了1993年和2001年兩次修改，至今已被眾多的國際知名電子設計自動化(EDA)工具研發(fā)商所采用，并隨同EDA設計工具一起廣泛地進入了數字系統(tǒng)設計與研發(fā)領域，目前已成為電子業(yè)界普遍接受的一種硬件設計技術。再次，論文針對實驗平臺中遇到的較為棘手的多流水線等問題，也進行了深入的闡述和剖析。學生需要什么樣的實驗條件，實驗內容及步驟才能了解當今CPU所采用的核心技術，才能掌握CPU的設計，運行原理。另外，本論文的背景是需要學生熟悉基本的VHDL知識或技能，因為實驗是在編寫VHDL代碼的前提下完成的。 本文在基于實驗室的環(huán)境下，基本上較為完整的實現(xiàn)了一個基于FPGA的實驗平臺方案。在此基礎上，進行了部分功能的測試和部分性能方面的分析。本論文的研究，為FPGA在實際系統(tǒng)中的應用提供研究思路和參考方案。論文的研究結果將對FPGA與VHDL標準的進一步發(fā)展具有重要的理論和現(xiàn)實意義。
上傳時間： 2013-04-24
上傳用戶：小強mmmm
隨著微電子技術和計算機技術的迅猛發(fā)展，尤其是現(xiàn)場可編程器件的出現(xiàn)，為滿足實時處理系統(tǒng)的要求，誕生了一種新穎靈活的技術——可重構技術。它采用實時電路重構技術，在運行時根據需要，動態(tài)改變系統(tǒng)的電路結構，從而使系統(tǒng)既有硬件優(yōu)化所能達到的高速度和高效率，又能像軟件那樣靈活可變，易于升級，從而形成可重構系統(tǒng)?？芍貥嬒到y(tǒng)的關鍵在于電路結構可以動態(tài)改變，這就需要有合適的可編程邏輯器件作為系統(tǒng)的核心部件來實現(xiàn)這一功能。 論文利用可重構技術和“FD-ARM7TDMLCSOC”實驗板的可編程資源實現(xiàn)了一個8位微程序控制的“實驗CPU”，將“實驗CPU”與實驗板上的ARMCPU構成雙內核CPU系統(tǒng)，并對雙內核CPU系統(tǒng)的工作方式和體系結構進行了初步研究。 首先，文章研究了8位微程序控制CPU的開發(fā)實現(xiàn)。通過設計實驗CPU的系統(tǒng)邏輯圖，來確定該CPU的指令系統(tǒng)，并給出指令的執(zhí)行流程以及指令編碼。“實驗CPU”采用的是微程序控制器的方式來進行控制，因此進行了微程序控制器的設計，即微指令編碼的設計和微程序編碼的設計。為利用可編程資源實現(xiàn)該“實驗CPU”，需對“實驗CPU”進行VHDL描述。 其次，文章進行了“實驗CPU”綜合下載與開發(fā)。文章中使用“Synplicity733”作為綜合工具和“Fastchip3.0”作為開發(fā)工具。將“實驗CPU”的VHDL描述進行綜合以及下載，與實驗箱上的ARMCPU構成雙內核CPU，實現(xiàn)了基于可重構技術的雙內核CPU的系統(tǒng)。根據實驗板的具體環(huán)境，文章對雙內核CPU系統(tǒng)存在的關鍵問題，如“實驗CPU”的內存讀寫問題、微程序控制器的實現(xiàn)，以及“實驗CPU'’框架等進行了改進，并通過在開發(fā)工具中添加控制模塊和驅動程序來實現(xiàn)系統(tǒng)工作方式的控制。 最后，文章對雙核CPU系統(tǒng)進行了功能分析。經分析，該系統(tǒng)中兩個CPU內核均可正常運行指令、執(zhí)行任務。利用實驗板上的ARMCPU監(jiān)視用“實驗CPU”的工作情況，如模擬“實驗CPU”的內存，實現(xiàn)機器碼運行，通過串行口發(fā)送的指令來完成單步運行、連續(xù)運行、停止、“實驗CPU"指令文件傳送、“實驗CPU"內存修改、內存察看等工作，所有結果可顯示在超級終端上。該系統(tǒng)通過利用ARMCPU來監(jiān)控可重構CPU，研究雙核CPU之間的通信，嘗試新的體系結構。
上傳時間： 2013-04-24
上傳用戶：royzhangsz
數字射頻存儲器(Digital Radio FreqlJencyr：Memory DRFM)具有對射頻信號和微波信號的存儲、處理及傳輸能力，已成為現(xiàn)代雷達系統(tǒng)的重要部件?，F(xiàn)代雷達普遍采用了諸如脈沖壓縮、相位編碼等更為復雜的信號處理技術，DRFM由于具有處理這些相干波形的能力，被越來越廣泛地應用于電子對抗領域作為射頻頻率源。目前，國內外對DRFM技術的研究還處于起步階段，DRFM部件在采樣率、采樣精度及存儲容量等方面，還不能滿足現(xiàn)代雷達信號處理的要求。 本文介紹了DRFM的量化類型、基本組成及其工作原理，在現(xiàn)有的研究基礎上提出了一種便于工程實現(xiàn)的設計方法，給出了基于現(xiàn)場可編程門陣列(Field Programmable Gate Array FPGA)實現(xiàn)的幅度量化DRFM設計方案。本方案的采樣率為1 GHz、采樣精度12位，具體實現(xiàn)是采用4個采樣率為250 MHz的ADC并行交替等效時間采樣以達到1 GHz的采樣率。單通道內采用數字正交采樣技術進行相干檢波，用于保存信號復包絡的所有信息。利用FPGA器件實現(xiàn)DRFM的控制器和多路采樣數據緩沖器，采用硬件描述語言(Very High Speed}lardware Description Language VHDL)實現(xiàn)了DRFM電路的FPGA設計和功能仿真、時序分析。方案中采用了大量的低壓差分信號(Low Voltage Differential Signaling LVDS)邏輯的芯片，從而大大降低了系統(tǒng)的功耗，提高了系統(tǒng)工作的可靠性。本文最后對采用的數字信號處理算法進行了仿真，仿真結果證明了設計方案的可行性。 本文提出的基于FPGA的多通道DRFM系統(tǒng)與基于專用FIFO存儲器的DRFM相比，具有更高的性能指標和優(yōu)越性。
上傳時間： 2013-06-01
上傳用戶：lanwei
對新型電動自行車的關鍵動力部件———直流無刷電機作了深入的剖析與設計。本文所介紹的電動自行車中使用的直流無刷電機,系參考英國Patscentre 國際實驗室協(xié)作設計產品,采用全電子操縱系統(tǒng),電動自行車
上傳時間： 2013-04-24
上傳用戶：hakim
基于微處理器的數字PID控制器改變了傳統(tǒng)模擬PID控制器參數整定不靈活的問題。但是常規(guī)微處理器容易在環(huán)境惡劣的情況下出現(xiàn)程序跑飛的問題，如果實現(xiàn)PID軟算法的微處理器因為強干擾或其他原因而出現(xiàn)故障，會引起輸出值的大幅度變化或停止響應。而FPGA的應用可以從本質上解決這個問題。因此，利用FPGA開發(fā)技術，實現(xiàn)智能控制器算法的芯片化，使之能夠廣泛的用于各種場合，具有很大的應用意義。 首先分析FPGA的內部結構特點，總結FPGA設計技術及開發(fā)流程，指出實現(xiàn)結構優(yōu)化設計，降低設計難度，是擴展設計功能、提高芯片性能和產品性價比的關鍵?？刂葡到y(tǒng)由四個模塊組成，主要包括核心控制器模塊、輸入輸出模塊以及人機接口。其中控制器部分為系統(tǒng)的關鍵部件。在分析FPGA設計結構類型和特點的基礎上，提出一種基于FPGA改進型并行結構的PID溫度控制器設計方法。在PID算法與FPGA的運算器邏輯映像過程中，采用將補碼的加法器代替減法器設計，增加整數運算結果的位擴展處理，進行不同數據類型的整數歸一化等不同角度的處理方法融合為一體，可以有效地減少邏輯運算部件。應用Ouartus Ⅱ圖形輸入與Verilog HDL語言相結合設計實現(xiàn)了PID控制器，用Modelsim仿真驗證了設計結果的正確性，用Synplify Pro進行電路綜合，在Quaitus Ⅱ軟件中實現(xiàn)布局布線，最后生成FPGA的編程文件。根據控制系統(tǒng)的要求，論文設計完成了12位模數AD轉換器、數據顯示器、按鍵等相關外圍接口電路。 將一階、純滯后、大慣性電阻爐溫作為控制對象，以EP1C3T144 FPGA為核心，構建PID控制系統(tǒng)。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0～400℃的條件下，實驗結果表明，達到無超調的穩(wěn)定控制要求，為降低FPGA實現(xiàn)PID控制器的設計難度提供了有效的方法。
上傳時間： 2013-05-24
上傳用戶：gyq
汽車工業(yè)在國民經濟增長中發(fā)揮著越來越重要的作用。近幾年，雖然我國的汽車工業(yè)已經得到了飛速的發(fā)展，但汽車ECU(Electronic Control Unit)的設計制造一直無法實現(xiàn)國產化，嚴重制約了汽車工業(yè)的發(fā)展。針對這個現(xiàn)狀，本課題對于ECU的設計進行了初步研究。首次嘗試了基于SOPC技術的ECU系統(tǒng)設計，并利用dSPACE實時仿真發(fā)動機，完成了ECU的硬件在回路仿真，對控制效果進行了測試和分析。 目前，市場上的ECU系統(tǒng)都是基于專用單片機的。本文首先對現(xiàn)有的汽車發(fā)動機控制器結構進行了分析比較，總結出ECU的主要組成部件；而后通過各類方案的對比，確定了本課題采用基于FPGA的嵌入NIOS Ⅱ軟核的SOPC技術方案。 之后，進行了汽車發(fā)動機模型搭建和控制算法的設計。發(fā)動機模型以Hendricks提出的均值模型為基礎，參考mathworks公司的發(fā)動機建模方案進行設計。并在該模型基礎上，參考Fekete提出的針對多缸發(fā)動機的基于模型的空燃比控制策略和mathworks發(fā)動機控制方案，建立了以控制空燃比為核心的發(fā)動機噴油控制算法。并通過simulink的仿真，驗證了模型和算法的合理有效性。 基于系統(tǒng)設計總體方案，完成了ECU硬件電路設計，并在該系統(tǒng)中完成了上述算法的移植和優(yōu)化。最后，利用dSPACE實時仿真發(fā)動機，進行ECU的硬件在回路仿真，對本文設計的ECU系統(tǒng)進行了測試。證實了該ECU方案在空燃比控制方面取得了較好的效果。 本論文以大量的圖示形式介紹了發(fā)動機模型和系統(tǒng)軟硬件設計，使得系統(tǒng)結構和軟件流程等一目了然，淺顯易懂。同時論文中采用的基于SOPC技術的ECU設計具有一定創(chuàng)新性，對于其他ECU系統(tǒng)的開發(fā)和設計具有一定指導意義。
上傳時間： 2013-07-11
上傳用戶：小眼睛LSL
ARM ADS全稱為ARM Developer Suite。是ARM公司推出的新一代ARM集成開發(fā)工具。現(xiàn)在ADS的最新版本是1.2，它取代了早期的ADS1.1和ADS1.0。它除了可以安裝在Windows NT4，Windows 2000，Windows 98和Windows 95操作系統(tǒng)下，還支持Windows XP和Windows Me操作系統(tǒng)。 ADS由命令行開發(fā)工具，ARM時實庫，GUI開發(fā)環(huán)境(Code Warrior和AXD)，實用程序和支持軟件組成。 有了這些部件，用戶就可以為ARM系列的
上傳時間： 2013-04-24
上傳用戶：zhaiye
