附件有二個文當，都是dxp2004教程 ，第一部份DXP2004的相關快捷鍵，以及中英文對照的意思。第二部份細致的講解的如何使用DXP2004。 dxp2004教程第一部份： 目錄 1 快捷鍵 2 常用元件及封裝 7 創建自己的集成庫 12 板層介紹 14 過孔 15 生成BOM清單 16 頂層原理圖: 16 生成PCB 17 包地 18 電路板設計規則 18 PCB設計注意事項 20 畫板心得 22 DRC 規則英文對照 22 一、Error Reporting 中英文對照 22 A ： Violations Associated with Buses 有關總線電氣錯誤的各類型（共 12 項） 22 B ：Violations Associated Components 有關元件符號電氣錯誤（共 20 項） 22 C ： violations associated with document 相關的文檔電氣錯誤（共 10 項） 23 D ： violations associated with nets 有關網絡電氣錯誤（共 19 項） 23 E ： Violations associated with others 有關原理圖的各種類型的錯誤 (3 項 ) 24 二、 Comparator 規則比較 24 A ： Differences associated with components 原理圖和 PCB 上有關的不同 ( 共 16 項 ) 24 B ： Differences associated with nets 原理圖和 PCB 上有關網絡不同（共 6 項） 25 C ： Differences associated with parameters 原理圖和 PCB 上有關的參數不同（共 3 項） 25 Violations Associated withBuses欄 —總線電氣錯誤類型 25 Violations Associated with Components欄 ——元件電氣錯誤類型 26 Violations Associated with documents欄 —文檔電氣連接錯誤類型 27 Violations Associated with Nets欄 ——網絡電氣連接錯誤類型 27 Violations Associated with Parameters欄 ——參數錯誤類型 28 dxp2004教程第二部份 路設計自動化（ Electronic Design Automation ） EDA 指的就是將電路設計中各種工作交由計算機來協助完成。如電路圖（ Schematic ）的繪制，印刷電路板（ PCB ）文件的制作執行電路仿真（ Simulation ）等設計工作。隨著電子工業的發展，大規模、超大規模集成電路的使用是電路板走線愈加精密和復雜。電子線路 CAD 軟件產生了， Protel 是突出的代表，它操作簡單、易學易用、功能強大。 1.1 Protel 的產生及發展 1985 年 誕生 dos 版 Protel 1991 年 Protel for Widows 1998 年 Protel98 這個 32 位產品是第一個包含 5 個核心模塊的 EDA 工具 1999 年 Protel99 既有原理圖的邏輯功能驗證的混合信號仿真，又有了 PCB 信號完整性 分析的板級仿真，構成從電路設計到真實板分析的完整體系。 2000 年 Protel99se 性能進一步提高，可以對設計過程有更大控制力。 2002 年 Protel DXP 集成了更多工具，使用方便，功能更強大。 1.2 Protel DXP 主要特點 1 、通過設計檔包的方式，將原理圖編輯、電路仿真、 PCB 設計及打印這些功能有機地結合在一起，提供了一個集成開發環境。 2 、提供了混合電路仿真功能，為設計實驗原理圖電路中某些功能模塊的正確與否提供了方便。 3 、提供了豐富的原理圖組件庫和 PCB 封裝庫，并且為設計新的器件提供了封裝向導程序，簡化了封裝設計過程。 4 、提供了層次原理圖設計方法，支持“自上向下”的設計思想，使大型電路設計的工作組開發方式成為可能。 5 、提供了強大的查錯功能。原理圖中的 ERC （電氣法則檢查）工具和 PCB 的 DRC （設計規則檢查）工具能幫助設計者更快地查出和改正錯誤。 6 、全面兼容 Protel 系列以前版本的設計文件，并提供了 OrCAD 格式文件的轉換功能。 7 、提供了全新的 FPGA 設計的功能，這好似以前的版本所沒有提供的功能。
上傳時間： 2013-10-22
上傳用戶：qingzhuhu
14 位 LTC®2351-14 是一款 1.5Msps、低功率 SAR 型 ADC，具有 6 個同時采樣差分輸入通道。它采用單 3V 工作電源，並具有 6 個獨立的采樣及保持放大器 (S/HA) 和一個 ADC。
上傳時間： 2013-11-16
上傳用戶：dbs012280
雪崩光電二極管 (APD) 接收器模塊在光纖通信繫統中被廣泛地使用。APD 模塊包含 APD 和一個信號調理放大器，但並不是完全獨立。它仍舊需要重要的支持電路，包括一個高電壓、低噪聲電源和一個用於指示信號強度的精準電流監視器
上傳時間： 2013-11-22
上傳用戶：zhangyigenius
Dongle泛指任何能插到電腦上的小型硬體，PC TV dongle則是用來在PC上觀看電視節目所用的擴充裝置。一般來說，依照採用的電視訊號規格，PC TV dongle可區分成兩大類：若使用的訊源為數位訊號，則屬於數位PC TV dongle；若使用的是類比訊號，則屬於類比PC TV dongle。全球各地皆有不同的採納階段，且推行的廣播標準也不盡相同。
上傳時間： 2013-12-12
上傳用戶：lifangyuan12
特點： 精確度0.1%滿刻度 可作各式數學演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT類比輸出功能 輸入與輸出絕緣耐壓2仟伏特/1分鐘(input/output/power) 寬范圍交直流兩用電源設計 尺寸小,穩定性高
上傳時間： 2014-12-23
上傳用戶：ydd3625
摘要: 介紹了時鐘分相技術并討論了時鐘分相技術在高速數字電路設計中的作用。 關鍵詞: 時鐘分相技術; 應用 中圖分類號: TN 79 文獻標識碼:A 文章編號: 025820934 (2000) 0620437203 時鐘是高速數字電路設計的關鍵技術之一, 系統時鐘的性能好壞, 直接影響了整個電路的 性能。尤其現代電子系統對性能的越來越高的要求, 迫使我們集中更多的注意力在更高頻率、 更高精度的時鐘設計上面。但隨著系統時鐘頻率的升高。我們的系統設計將面臨一系列的問 題。 1) 時鐘的快速電平切換將給電路帶來的串擾(Crosstalk) 和其他的噪聲。 2) 高速的時鐘對電路板的設計提出了更高的要求: 我們應引入傳輸線(T ransm ission L ine) 模型, 并在信號的匹配上有更多的考慮。 3) 在系統時鐘高于100MHz 的情況下, 應使用高速芯片來達到所需的速度, 如ECL 芯 片, 但這種芯片一般功耗很大, 再加上匹配電阻增加的功耗, 使整個系統所需要的電流增大, 發 熱量增多, 對系統的穩定性和集成度有不利的影響。 4) 高頻時鐘相應的電磁輻射(EM I) 比較嚴重。 所以在高速數字系統設計中對高頻時鐘信號的處理應格外慎重, 盡量減少電路中高頻信 號的成分, 這里介紹一種很好的解決方法, 即利用時鐘分相技術, 以低頻的時鐘實現高頻的處 理。 1 時鐘分相技術 我們知道, 時鐘信號的一個周期按相位來分, 可以分為360°。所謂時鐘分相技術, 就是把 時鐘周期的多個相位都加以利用, 以達到更高的時間分辨。在通常的設計中, 我們只用到時鐘 的上升沿(0 相位) , 如果把時鐘的下降沿(180°相位) 也加以利用, 系統的時間分辨能力就可以 提高一倍(如圖1a 所示)。同理, 將時鐘分為4 個相位(0°、90°、180°和270°) , 系統的時間分辨就 可以提高為原來的4 倍(如圖1b 所示)。 以前也有人嘗試過用專門的延遲線或邏輯門延時來達到時鐘分相的目的。用這種方法產生的相位差不夠準確, 而且引起的時間偏移(Skew ) 和抖動 (J itters) 比較大, 無法實現高精度的時間分辨。 近年來半導體技術的發展, 使高質量的分相功能在一 片芯片內實現成為可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能優異的時鐘 芯片。這些芯片的出現, 大大促進了時鐘分相技術在實際電 路中的應用。我們在這方面作了一些嘗試性的工作: 要獲得 良好的時間性能, 必須確保分相時鐘的Skew 和J itters 都 比較小。因此在我們的設計中, 通常用一個低頻、高精度的 晶體作為時鐘源, 將這個低頻時鐘通過一個鎖相環(PLL ) , 獲得一個較高頻率的、比較純凈的時鐘, 對這個時鐘進行分相, 就可獲得高穩定、低抖動的分 相時鐘。 這部分電路在實際運用中獲得了很好的效果。下面以應用的實例加以說明。2 應用實例 2. 1 應用在接入網中 在通訊系統中, 由于要減少傳輸 上的硬件開銷, 一般以串行模式傳輸 圖3 時鐘分為4 個相位 數據, 與其同步的時鐘信號并不傳輸。 但本地接收到數據時, 為了準確地獲取 數據, 必須得到數據時鐘, 即要獲取與數 據同步的時鐘信號。在接入網中, 數據傳 輸的結構如圖2 所示。 數據以68MBös 的速率傳輸, 即每 個bit 占有14. 7ns 的寬度, 在每個數據 幀的開頭有一個用于同步檢測的頭部信息。我們要找到與它同步性好的時鐘信號, 一般時間 分辨應該達到1ö4 的時鐘周期。即14. 7ö 4≈ 3. 7ns, 這就是說, 系統時鐘頻率應在300MHz 以 上, 在這種頻率下, 我們必須使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型門延遲為340p s) , 如前所述, 這樣對整個系統設計帶來很多的困擾。 我們在這里使用鎖相環和時鐘分相技術, 將一個16MHz 晶振作為時鐘源, 經過鎖相環 89429 升頻得到68MHz 的時鐘, 再經過分相芯片AMCCS4405 分成4 個相位, 如圖3 所示。 我們只要從4 個相位的68MHz 時鐘中選擇出與數據同步性最好的一個。選擇的依據是: 在每個數據幀的頭部(HEAD) 都有一個8bit 的KWD (KeyWord) (如圖1 所示) , 我們分別用 這4 個相位的時鐘去鎖存數據, 如果經某個時鐘鎖存后的數據在這個指定位置最先檢測出這 個KWD, 就認為下一相位的時鐘與數據的同步性最好(相關)。 根據這個判別原理, 我們設計了圖4 所示的時鐘分相選擇電路。 在板上通過鎖相環89429 和分相芯片S4405 獲得我們所要的68MHz 4 相時鐘: 用這4 個 時鐘分別將輸入數據進行移位, 將移位的數據與KWD 作比較, 若至少有7bit 符合, 則認為檢 出了KWD。將4 路相關器的結果經過優先判選控制邏輯, 即可輸出同步性最好的時鐘。這里, 我們運用AMCC 公司生產的 S4405 芯片, 對68MHz 的時鐘進行了4 分 相, 成功地實現了同步時鐘的獲取, 這部分 電路目前已實際地應用在某通訊系統的接 入網中。 2. 2 高速數據采集系統中的應用 高速、高精度的模擬- 數字變換 (ADC) 一直是高速數據采集系統的關鍵部 分。高速的ADC 價格昂貴, 而且系統設計 難度很高。以前就有人考慮使用多個低速 圖5 分相技術應用于采集系統 ADC 和時鐘分相, 用以替代高速的ADC, 但由 于時鐘分相電路產生的相位不準確, 時鐘的 J itters 和Skew 比較大(如前述) , 容易產生較 大的孔徑晃動(Aperture J itters) , 無法達到很 好的時間分辨。 現在使用時鐘分相芯片, 我們可以把分相 技術應用在高速數據采集系統中: 以4 分相后 圖6 分相技術提高系統的數據采集率 的80MHz 采樣時鐘分別作為ADC 的 轉換時鐘, 對模擬信號進行采樣, 如圖5 所示。 在每一采集通道中, 輸入信號經過 緩沖、調理, 送入ADC 進行模數轉換, 采集到的數據寫入存儲器(M EM )。各個 采集通道采集的是同一信號, 不過采樣 點依次相差90°相位。通過存儲器中的數 據重組, 可以使系統時鐘為80MHz 的采 集系統達到320MHz 數據采集率(如圖6 所示)。 3 總結 靈活地運用時鐘分相技術, 可以有效地用低頻時鐘實現相當于高頻時鐘的時間性能, 并 避免了高速數字電路設計中一些問題, 降低了系統設計的難度。
上傳時間： 2013-12-17
上傳用戶：xg262122
為使本書成為國內目前 最新、最全、最適用的晶體管 代換手冊，編者根據國內外 出版的最新資料，在1992年 最新增訂版的基礎上，又增 加了數千種日本晶體管和數 千種歐州晶體管型號及其代 換的國內外型號，并且，還介 紹了美國1985年以前生產 的3N型場效應管及其代換 型號?！ ”臼謨越榻B了數萬種國 外晶體管（包括部分場效應 管）的型號、用途、極性、主要 參數、國外代換型號、國內代 換型號以及具有管腳排列和 實際尺寸的外形圖。手冊還 介紹了中國、國際、美國、日 本等半導體器件型號命名法 等內容?！ ”臼謨缘奶攸c是：資料 新穎，型號齊全，查閱方便， 實用性強，可供業余無線電 愛好者、電子和通訊專業的 工人和工程技術人員使用。
上傳時間： 2013-12-11
上傳用戶：liu999666
AD7292是一款單芯片解決方案，集外部器件的通用模擬信號監控和控制所需的全部功能于一體。
上傳時間： 2014-12-24
上傳用戶：tanggm
成功的 RF 設計必須仔細注意整個設計過程中每個步驟及每個細節 這意味著必須在設計開始階段就要進行徹底的 仔細的規劃 并對每個設計步驟的進展進行全面持續的評估 而這種細致的設計技巧正是國內大多數電子企業文化所欠缺的 近幾年來，由于藍芽設備無線局域網絡（WLAN）設備和行動電話的需求與成長 促使業者越來越關注 RF 電路設計的技巧 從過去到現在 RF 電路板設計如同電磁干擾（EMI）問題一樣 一直是工程師們最難掌控的部份 甚至是夢魘 若想要一次就設計成功 必須事先仔細規劃和注重細節才能奏效
上傳時間： 2013-11-13
上傳用戶：liuwei6419
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間： 2013-10-22
上傳用戶：pei5
