<table id="6ayu8"></table>
cisco路由器配置-橋接dlsw+與桌面協(xié)議 PDF
上傳時間： 2013-04-15
上傳用戶：eeworm
Cisco路由器配置疑難解析 PDF
上傳時間： 2013-07-18
上傳用戶：eeworm
標準阻值系列表
上傳時間： 2013-06-14
上傳用戶：eeworm
GB-T 2471-1995 電阻器和電容器優(yōu)先數(shù)系
上傳時間： 2013-04-15
上傳用戶：eeworm
專輯類-網(wǎng)絡及電腦相關(guān)專輯-114冊-4.31G CCNP學習指南：Clsc_Cisco局域網(wǎng)交換配置技術(shù)-19.9M-PDF.zip
標簽： Clsc_Cisco M-PDF CCNP 19.9
上傳時間： 2013-04-24
上傳用戶：kytqcool
專輯類-網(wǎng)絡及電腦相關(guān)專輯-114冊-4.31G Cisco路由器配置疑難解析-14.3M-PDF.zip
上傳時間： 2013-04-24
上傳用戶：bibirnovis
電力電子系統(tǒng)的集成化是現(xiàn)今電力電子技術(shù)發(fā)展的趨勢，系統(tǒng)的模塊化和標準化技術(shù)是目前電力電子領(lǐng)域的重要研究方向。研究基于電力電子網(wǎng)絡的變流系統(tǒng)，對復雜電力電子裝置的系統(tǒng)級集成具有重要意義，是電力電子系統(tǒng)集成技術(shù)的基本組成部分。本文從變流系統(tǒng)的功率流和信息流雙重分布性的角度出發(fā)。對電力電子系統(tǒng)網(wǎng)絡（Power Electronics System Network，PES—Net）的模型和變流系統(tǒng)的通信需求進行分析，提出實時電力電子系統(tǒng)網(wǎng)絡（Real—time power electronics system network，RT—PES—Net）；并對基于新網(wǎng)絡的分布式控制及管理方案和模塊化軟件方案等內(nèi)容進行系統(tǒng)的研究，提出基于棧操作的實時軟件構(gòu)建方案。本文的研究將為變流系統(tǒng)的控制結(jié)構(gòu)和軟件方案標準化提供參考和理論依據(jù)，為應用系統(tǒng)的集成提供解決方案。 復雜中大功率變流系統(tǒng)是網(wǎng)絡化分布式控制系統(tǒng)的應用對象。首先，論文以復雜系統(tǒng)為研究對象，分析了應用系統(tǒng)的功率流和信息流在空間結(jié)構(gòu)上的對偶關(guān)系和雙重分布的特性；在電力電子集成模塊（Power Electronics Building Blocks，PEBB）的基礎(chǔ)上，研究了變流系統(tǒng)的網(wǎng)絡化分布式控制方案，并得出系統(tǒng)組構(gòu)的初步構(gòu)想，總結(jié)出適合復雜電力電子系統(tǒng)集成的標準化理論。 接著，論文對電力電子網(wǎng)絡模型進行了研究。分析了現(xiàn)有各類總線網(wǎng)絡和目前用于電力電子應用系統(tǒng)的網(wǎng)絡，從結(jié)構(gòu)、速率和協(xié)議等各個方面將兩類網(wǎng)絡進行了系統(tǒng)的對比。明確了電力電子系統(tǒng)網(wǎng)絡（PES—Net）的定義，分析并總結(jié)復雜電力電子實時系統(tǒng)所需網(wǎng)絡必需具備的條件。根據(jù)現(xiàn)有網(wǎng)絡技術(shù)背景，綜合控制結(jié)構(gòu)和網(wǎng)絡需求，提出了電力電子系統(tǒng)網(wǎng)絡（PES—Net）的模型。 為滿足變流系統(tǒng)的實時控制，論文對分布式控制結(jié)構(gòu)的通信需求進行了研究。以網(wǎng)絡控制系統(tǒng)（Networked Control System，NCS）為背景，對變流器系統(tǒng)控制信息延時因素進行了分析；通過對典型電力電予系統(tǒng)的分析，歸納和總結(jié)了系統(tǒng)的控制功能和控制內(nèi)容，對系統(tǒng)不同層次的控制任務進行了響應時間需求分析和網(wǎng)絡的分層配置；通過對仿真結(jié)果的分析，研究了應用系統(tǒng)內(nèi)模塊控制信息延時對不同應用系統(tǒng)的性能影響和對開關(guān)頻率的限制。根據(jù)變流系統(tǒng)對控制延時的接受程度，將電力電子復雜系統(tǒng)歸為兩大類：1）零延時系統(tǒng)；2）定延時系統(tǒng)。針對上述兩類系統(tǒng)，論文給出了電力電子網(wǎng)絡（PES—Net）的通道容量和應用系統(tǒng)開關(guān)周期的計算方法。 論文對開放式、分布式的電力電子系統(tǒng)網(wǎng)絡（PES—Net）的硬件組成和同步方案進行了研究，提出新的實時網(wǎng)絡和系統(tǒng)級集成方案。根據(jù)主節(jié)點和從節(jié)點的控制任務需求，分別從功能和系統(tǒng)結(jié)構(gòu)的角度對開放式網(wǎng)絡的硬件構(gòu)成進行研究；根據(jù)控制系統(tǒng)的接口需求分析，對節(jié)點的通用性設(shè)計進行重點討論。針對網(wǎng)絡的同步問題，本文分析了簡單有效的解決方法，即基于數(shù)據(jù)結(jié)構(gòu)的同步補償方案；此外，論文提出基于實時高速電力電子系統(tǒng)同絡（RT-PES-Net）的同步方案，研究適合變流器實時控制的網(wǎng)絡結(jié)構(gòu)和相應的硬件配置。根據(jù)應用控制和通信系統(tǒng)所需的各種操作，論文對實時網(wǎng)絡的管理進行了討論，研究了信息幀管理和相應的硬件設(shè)置，并對各種工作模式下所需的通信時間進行了計算和比較?；趯崟r網(wǎng)絡系統(tǒng)及其管理方案，論文給出了組構(gòu)以PEBB為基礎(chǔ)的變流系統(tǒng)的方案。 論文對基于RT-PES-Net的模塊化軟件方案進行了研究。首先，將控制軟件與功率硬件進行解耦，使得軟件設(shè)計與硬件部分分離。在分析電力電子軟件特性的前提下，論文提出基于棧操作的模塊化軟件方案，增加子程序?qū)崟r構(gòu)件的內(nèi)聚性；對軟件模塊化的通用性進行研究，分析模塊接口參數(shù)和變量的申明和配置，并研究參數(shù)的定標，對構(gòu)件進行分類；分析子程序?qū)崟r構(gòu)件在執(zhí)行速度上的優(yōu)點。論文對電力電子系統(tǒng)控制軟件（Powerr Electronics System Control Software，PES-CS）的組構(gòu)和集成進行研究，簡化軟件主框架。 最后，論文分別對RT-PES-Net和模塊化軟件方案進行了相應的實驗研究和分析。論文對提出的實時電力電子系統(tǒng)網(wǎng)絡（RT-PES-Net）進行了通信實驗，將新網(wǎng)絡拓撲對變流系統(tǒng)的延時影響與舊網(wǎng)絡系統(tǒng)的延時影響進行比較，總結(jié)新網(wǎng)絡系統(tǒng)在控制實時性、提高開關(guān)頻率、網(wǎng)絡可擴展性和管理靈活度等方面的優(yōu)勢。論文針對RT-PES-Net進行應用研究，驗證該網(wǎng)絡可解決網(wǎng)絡通信失步所造成的問題。論文對基于通用型實時構(gòu)件和棧操作的模塊化軟件方案進行實驗驗證，為標準化軟件庫的建立和系統(tǒng)級集成提供參考方案。 網(wǎng)絡化的控制結(jié)構(gòu)研究是復雜電力電子系統(tǒng)級集成研究的關(guān)鍵。本課題針對復雜變流系統(tǒng)提出了實時電力電子系統(tǒng)網(wǎng)絡（RT-PES-Net），并以該網(wǎng)絡為基礎(chǔ)對分布式控制結(jié)構(gòu)及相應的網(wǎng)絡化管理方案和模塊化軟件方案展開一系列研究，為電力電子控制系統(tǒng)提供標準化、開放式的網(wǎng)絡參考體系，并以此結(jié)構(gòu)來快速構(gòu)建終端復雜變流系統(tǒng)，為實現(xiàn)標準的應用系統(tǒng)組構(gòu)提供參考方案，有助于解決電力電子標準化推廣所面臨的難題。論文為應用系統(tǒng)的即插即用和動態(tài)重構(gòu)提供了研究基礎(chǔ)，從而為最終實現(xiàn)復雜變流器的應用系統(tǒng)級集成提供系統(tǒng)化的理論和方法依據(jù)。同時，論文的研究開拓了電力電子系統(tǒng)集成和標準化研究的一個新方向。
標簽： 電力電子 網(wǎng)絡 系統(tǒng)研究
上傳時間： 2013-06-15
上傳用戶：silenthink
信號與信息處理是信息科學中近幾年來發(fā)展最為迅速的學科之一,隨著片上系統(tǒng)(SOC,System On Chip)時代的到來,FPGA正處于革命性數(shù)字信號處理的前沿。基于FPGA的設(shè)計可以在系統(tǒng)可再編程及在系統(tǒng)調(diào)試,具有吞吐量高,能夠更好地防止授權(quán)復制、元器件和開發(fā)成本進一步降低、開發(fā)時間也大大縮短等優(yōu)點。然而,FPGA器件是基于SRAM結(jié)構(gòu)的編程工藝,掉電后編程信息立即丟失,每次加電時,配置數(shù)據(jù)都必須重新下載,并且器件支持多種配置方式,所以研究FPGA器件的配置方案在FPGA系統(tǒng)設(shè)計中具有極其重要的價值,這也給用于可編程邏輯器件編程的配置接口電路和實驗開發(fā)設(shè)備提出了更高的要求。 本論文基于IEEE1149.1標準和USB2.0技術(shù),完成了FPGA配置接口電路及實驗開發(fā)板的設(shè)計與實現(xiàn)。作者在充分理解IEEE1149.1標準和USB技術(shù)原理的基礎(chǔ)上,針對Altcra公司專用的USB數(shù)據(jù)配置電纜USB-Blaster,對其內(nèi)部工作原理及工作時序進行測試與詳細分析,完成了基于USB配置接口的FPGA芯片開發(fā)實驗電路的完整軟硬件設(shè)計及功能時序仿真。作者最后進行了軟硬件調(diào)試,完成測試與驗證,實現(xiàn)了對Altera系列PLD的配置功能及實驗開發(fā)板的功能。 本文討論的USB下載接口電路被驗證能在Altera的QuartusII開發(fā)環(huán)境下直接使用,無須在主機端另行設(shè)計通信軟件,其兼容性較現(xiàn)有設(shè)計有所提高。由于PLD(Programmable Logic Device)廠商對其知識產(chǎn)權(quán)嚴格保密,使得基于USB接口的配置電路應用受到很大限制,同時也加大了自行對其進行開發(fā)設(shè)計的難度。 與傳統(tǒng)的基于PC并口的下載接口電路相比,本設(shè)計的基于USB下載接口電路及FPGA實驗開發(fā)板具有更高的編程下載速率、支持熱插拔、體積小、便于攜帶、降低對PC硬件傷害,且具備其它下載接口電路不具備的SignalTapII嵌入式邏輯分析儀和調(diào)試NiosII嵌入式軟核處理器等明顯優(yōu)勢。從成本來看,本設(shè)計的USB配置接口電路及FPGA實驗開發(fā)板與其同類產(chǎn)品相比有較強的競爭力。
上傳時間： 2013-04-24
上傳用戶：lingduhanya
可配置端口電路是FPGA芯片與外圍電路連接關(guān)鍵的樞紐，它有諸多功能：芯片與芯片在數(shù)據(jù)上的傳遞(包括對輸入信號的采集和輸出信號輸出)，電壓之間的轉(zhuǎn)換，對外圍芯片的驅(qū)動，完成對芯片的測試功能以及對芯片電路保護等。 本文采用了自頂向下和自下向上的設(shè)計方法，依據(jù)可配置端口電路能實現(xiàn)的功能和工作原理，運用Cadence的設(shè)計軟件，結(jié)合華潤上華0.5μm的工藝庫，設(shè)計了一款性能、時序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個方面的內(nèi)容： 1.基于端口電路信號寄存器的采集和輸出方式，本論文設(shè)計的端口電路可以通過配置將它設(shè)置成單沿或者雙沿的觸發(fā)方式[7]，并完成了Verilog XL和Hspiee的功能和時序仿真，且建立時間小于5ns和保持時間在0ns左右。和xilinx4006e[8]相比較滿足設(shè)計的要求。 2.基于TAP Controller的工作原理及它對16種狀態(tài)機轉(zhuǎn)換的控制，對16種狀態(tài)機的轉(zhuǎn)換完成了行為級描述和實現(xiàn)了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對觸發(fā)器級聯(lián)的構(gòu)架這一特點，設(shè)計了一款邊界掃描電路，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。達到對芯片電路測試設(shè)計的要求。 4.對于端口電路來講，有時需要將從CLB中的輸出數(shù)據(jù)實現(xiàn)異或、同或、與以及或的功能，為此本文采用二次函數(shù)輸出的電路結(jié)構(gòu)來實現(xiàn)以上的功能，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。滿足設(shè)計要求。 5.對于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據(jù)設(shè)置不同的上、下MOS管尺寸來調(diào)整電路的中點電壓，將端口電路設(shè)計成3.3V和5V兼容的電路，通過仿真性能上已完全達到這一要求。此外，在輸入端口處加上擴散電阻R和電容C組成噪聲濾波電路，這個電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時不影響電路正常工作的范圍內(nèi)，具有三態(tài)控制和驅(qū)動大負載的功能。通過對管子尺寸的大小設(shè)置和驅(qū)動大小的仿真表明：在實現(xiàn)TTL高電平輸出時，最大的驅(qū)動電流達到170mA，而對應的xilinx4006e的TTL高電平最大驅(qū)動電流為140mA[8]；同樣，在實現(xiàn)CMOS高電平最大驅(qū)動電流達到200mA,而xilinx4006e的CMOS驅(qū)動電流達到170[8]mA。 7.與xilinx4006e端口電路相比，在延時和面積以及功耗略大的情況下，本論文研究設(shè)計的端口電路增加了雙沿觸發(fā)、將輸出數(shù)據(jù)實現(xiàn)二次函數(shù)的輸出方式、通過添加譯碼器將配置端口的數(shù)目減少的新的功能，且驅(qū)動能力更加強大。
上傳時間： 2013-07-20
上傳用戶：頂?shù)弥?/p>
jm編碼算法描述及配置文件參數(shù)解釋,包括h.264算法描述和參數(shù)解釋
上傳時間： 2013-06-06
上傳用戶：cjf0304
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
