本文研制了一種基于社區(qū)和家庭，以家庭為核心的“家庭——社區(qū)醫(yī)院——中心醫(yī)院”的三層體系結(jié)構(gòu)的遠(yuǎn)程家庭監(jiān)護(hù)系統(tǒng)。該系統(tǒng)主要包括家庭端的遠(yuǎn)程家庭監(jiān)護(hù)智能終端和遠(yuǎn)端的醫(yī)院監(jiān)護(hù)中心兩部分，其中，家庭端的遠(yuǎn)程家庭監(jiān)護(hù)智能終端的軟硬件實(shí)現(xiàn)是本文的重點(diǎn)和關(guān)鍵。 給出了遠(yuǎn)程家庭監(jiān)護(hù)智能終端的硬件結(jié)構(gòu)和軟件體系的總體設(shè)計(jì)方案。遠(yuǎn)程家庭監(jiān)護(hù)的硬件平臺(tái)，以Philips的ARM內(nèi)核的32位嵌入式微處理器LPC2214為控制核心，外圍擴(kuò)展藍(lán)牙模塊、ISP1160 USB主機(jī)模塊、10M以太網(wǎng)通信模塊、CF卡存儲(chǔ)模塊和液晶顯示模塊等模塊實(shí)現(xiàn)。對(duì)各硬件模塊的設(shè)計(jì)實(shí)現(xiàn)做了詳盡的論述。在硬件平臺(tái)的基礎(chǔ)上，移植嵌入式操作系統(tǒng)μC/OS-Ⅱ，按照操作系統(tǒng)、中間件程序和應(yīng)用程序的分層軟件體系結(jié)構(gòu)，設(shè)計(jì)實(shí)現(xiàn)了遠(yuǎn)程家庭監(jiān)護(hù)智能終端的軟件，使得軟件更易維護(hù)和升級(jí)。 對(duì)家庭監(jiān)護(hù)終端的軟件實(shí)現(xiàn)進(jìn)行了詳細(xì)的論述。設(shè)計(jì)實(shí)現(xiàn)了各硬件模塊的驅(qū)動(dòng)程序、通信協(xié)議和應(yīng)用程序。整個(gè)應(yīng)用程序按功能劃分為9個(gè)任務(wù)，由操作系統(tǒng)內(nèi)核進(jìn)行調(diào)度，提高了系統(tǒng)的可靠性和實(shí)時(shí)性。應(yīng)用程序?qū)崿F(xiàn)了友好的人機(jī)界面和生理信號(hào)的自動(dòng)分析功能。重點(diǎn)研究了ECG信號(hào)自動(dòng)分析診斷算法，應(yīng)用自適應(yīng)模板法，實(shí)現(xiàn)了疾病自動(dòng)分析診斷功能，能夠?qū)崿F(xiàn)10種常見心律異常的自動(dòng)分析診斷。 遠(yuǎn)程家庭監(jiān)護(hù)智能終端系統(tǒng)可實(shí)現(xiàn)對(duì)病人心電、血壓、血糖、體溫、呼吸率和血氧飽和度等參數(shù)的實(shí)時(shí)遠(yuǎn)程監(jiān)護(hù)，可根據(jù)病人的情況定制要監(jiān)護(hù)的參數(shù)，具有良好的可擴(kuò)展性和靈活性。遠(yuǎn)程家庭監(jiān)護(hù)終端，通過(guò)藍(lán)牙模塊以無(wú)線方式采集病人的心電和體溫參數(shù)，通過(guò)USB主機(jī)下行口連接其他生理參數(shù)模塊采集血壓等參數(shù)。所采集的參數(shù)經(jīng)終端分析處理后，可在液晶上顯示生理參數(shù)值及結(jié)果，并可通過(guò)局域網(wǎng)傳送到監(jiān)護(hù)中心服務(wù)器，供社區(qū)醫(yī)院監(jiān)護(hù)醫(yī)生分析診斷。在病人出現(xiàn)生理異常時(shí)，家庭監(jiān)護(hù)智能終端能夠給出初步診斷結(jié)果并發(fā)出報(bào)警。監(jiān)護(hù)服務(wù)器收到報(bào)警后提醒監(jiān)護(hù)醫(yī)生給出診斷結(jié)果，并將診斷結(jié)果反饋到家庭監(jiān)護(hù)終端顯示，使病人能夠得到及時(shí)救治。
上傳時(shí)間： 2013-06-06
上傳用戶：13681659100
隨著超聲檢測(cè)理論逐漸成熟，以及現(xiàn)代集成電路的快速發(fā)展，超聲檢測(cè)技術(shù)以其快速、準(zhǔn)確、無(wú)污染、低成本等特點(diǎn)，成為國(guó)內(nèi)外應(yīng)用廣泛、發(fā)展迅速、使用頻率最高的一種無(wú)損檢測(cè)技術(shù)。其中超聲儀器的發(fā)展水平直接影響著超聲檢測(cè)技術(shù)的發(fā)展。數(shù)字化、圖像化、小型化和實(shí)時(shí)化等是超聲檢測(cè)儀器的發(fā)展趨勢(shì)。傳統(tǒng)的超聲檢測(cè)系統(tǒng)中，PC機(jī)存在難以適應(yīng)惡劣的工作環(huán)境，體積大，攜帶不方便，功耗大，數(shù)據(jù)傳輸率不高等問(wèn)題，并且大部分便攜式超聲探傷儀缺乏對(duì)復(fù)雜數(shù)字信號(hào)處理算法的支持，因此開發(fā)與設(shè)計(jì)一種高性能、小型化的便攜式超聲探傷檢測(cè)系統(tǒng)尤為重要。 ARM的數(shù)字信號(hào)處理能力和DSP的系統(tǒng)控制能力都有其各自弱點(diǎn)，所以文中提出了一種基于ARM與DSP雙CPU方案的便攜式超聲探傷儀，充分利用了ARM與DSP的處理性能，接口簡(jiǎn)單。ARM利用DSP的主機(jī)接口與DSP通信，不會(huì)打斷DSP的正常運(yùn)行。本方案為復(fù)雜的信號(hào)處理算法提供硬件支持，可以有效的提高便攜式超聲探傷儀器的信號(hào)處理能力。 超聲探傷回波中的缺陷信號(hào)往往與系統(tǒng)的電噪聲、金屬組織噪聲混在一起，影響超聲檢測(cè)回波的信噪比。粗晶材料由于其微觀結(jié)構(gòu)對(duì)超聲的強(qiáng)烈散射，造成嚴(yán)重的材料噪聲和信號(hào)衰減，致使超聲檢測(cè)靈敏度和信噪比嚴(yán)重下降。目前，對(duì)粗晶材料的檢測(cè)仍然是超聲檢測(cè)技術(shù)的一大難題。采用信號(hào)處理技術(shù)提高超聲檢測(cè)能力和信噪比是無(wú)損檢測(cè)領(lǐng)域的重要研究課題。本文在設(shè)計(jì)具備復(fù)雜信號(hào)處理能力的便攜式探傷儀的基礎(chǔ)上，進(jìn)行了適合在便攜式儀器上實(shí)現(xiàn)的小波變換算法的研究，嘗試提高便攜式儀器對(duì)粗晶材料缺陷的檢測(cè)能力。
標(biāo)簽： ARM DSP 便攜式 儀的設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：cuibaigao
LDPC(低密度奇偶校驗(yàn)碼)編碼是提高通信質(zhì)量和數(shù)據(jù)傳輸速率的關(guān)鍵技術(shù)。LDPC碼應(yīng)用于實(shí)際通信系統(tǒng)是本課題的研究重點(diǎn)。實(shí)際通信要求在LDPC碼長(zhǎng)盡量短、碼率盡量高及硬件可實(shí)現(xiàn)的前提下，結(jié)合連續(xù)相位MSK調(diào)制，滿足歸一化信噪比SNR=2dB時(shí)，系統(tǒng)誤碼率低于10-4。根據(jù)課題背景，本文主要研究基于FPGA的LDPC編碼器設(shè)計(jì)與實(shí)現(xiàn)。 LDPC碼的編碼復(fù)雜度往往與其幀長(zhǎng)的平方成正比，編碼復(fù)雜度大，成為編碼硬件實(shí)現(xiàn)的一個(gè)障礙；論文針對(duì)實(shí)際系統(tǒng)的預(yù)期指標(biāo)，通過(guò)對(duì)多種矩陣構(gòu)造算法的預(yù)選方案及影響LDPC碼性能參數(shù)仿真分析，基于1/2碼率，1024和2048兩種幀長(zhǎng)，設(shè)計(jì)了三種編碼器的備選方案，分別為直接下三角編碼器，串行準(zhǔn)循環(huán)編碼器和二階準(zhǔn)循環(huán)編碼器。 對(duì)于每種編碼器，分別設(shè)計(jì)了其整體結(jié)構(gòu)，并對(duì)每種編碼器的功能模塊進(jìn)行深入研究，設(shè)計(jì)完成后利用第3方軟件MODELSIM對(duì)編碼器進(jìn)行了時(shí)序仿真；根據(jù)時(shí)序仿真結(jié)果和綜合報(bào)告對(duì)三種編碼方案進(jìn)行比較，最終選擇串行準(zhǔn)循環(huán)編碼器作為硬件實(shí)現(xiàn)的編碼方案。 最后，在FPGA中硬件實(shí)現(xiàn)了串行準(zhǔn)循環(huán)編碼器并對(duì)其進(jìn)行測(cè)試，利用MATLAB仿真程序和串口通信工具最終驗(yàn)證了這種編碼器的正確性和硬件可實(shí)現(xiàn)性。
標(biāo)簽： LDPC FPGA 編碼器 實(shí)現(xiàn)研究
上傳時(shí)間： 2013-08-02
上傳用戶：林魚2016
近年來(lái)，移動(dòng)通信技術(shù)在全球范圍內(nèi)得到了迅猛的發(fā)展及應(yīng)用，各種全新的無(wú)線通信概念層出不窮、各種新的體制及其關(guān)鍵技術(shù)日新月異。由于正交頻分復(fù)用(OFDM)技術(shù)可以高效地利用頻譜資源并有效地對(duì)抗頻率選擇性衰落，多入多出(MIMO)利用多個(gè)天線實(shí)現(xiàn)多發(fā)多收，在不增加帶寬和發(fā)送功率的情況下，可以成倍提高信道容量，因此OFDM-MIMO技術(shù)被廣泛認(rèn)為是后三代通信系統(tǒng)(B3G)的關(guān)鍵技術(shù)，是當(dāng)今移動(dòng)通信領(lǐng)域研究的熱點(diǎn)。 本文對(duì)OFDM-MIMO通信系統(tǒng)接收機(jī)的關(guān)鍵技術(shù)--數(shù)字下變頻，OFDM同步、解調(diào)進(jìn)行了相關(guān)研究，在多天線接收板的XC2VP70-5FF1704芯片上，完成了數(shù)字下變頻，OFDM同步和解調(diào)的FPGA設(shè)計(jì)與實(shí)現(xiàn)。通過(guò)功能仿真、時(shí)序仿真、板級(jí)電路測(cè)試，驗(yàn)證了該設(shè)計(jì)的正確性。 本文首先介紹了OFDM基本原理以其特點(diǎn)，然后對(duì)同步技術(shù)和數(shù)字下變頻技術(shù)作了相應(yīng)的介紹。同步是OFDM系統(tǒng)設(shè)計(jì)中的一項(xiàng)關(guān)鍵技術(shù)，即是針對(duì)系統(tǒng)中存在的時(shí)間偏差、頻率偏差進(jìn)行定時(shí)恢復(fù)、頻偏的估計(jì)與補(bǔ)償，來(lái)減少各種同步偏差對(duì)系統(tǒng)性能的影響。數(shù)字下變頻是軟件無(wú)線電的核心技術(shù)之一，其基本功能是從高速中頻數(shù)字信號(hào)中提取所需的窄帶信號(hào)，將其下變頻為基帶信號(hào)，降低數(shù)據(jù)率，以供后續(xù)DSP器件作進(jìn)一步處理。 在數(shù)字下變頻器的設(shè)計(jì)和實(shí)現(xiàn)方面，本文先介紹了數(shù)字下變頻器的原理和基本結(jié)構(gòu)，然后根據(jù)系統(tǒng)要求對(duì)其進(jìn)行了設(shè)計(jì)，并在實(shí)現(xiàn)上作了一些簡(jiǎn)化，節(jié)約了硬件資源。 在對(duì)時(shí)間同步的設(shè)計(jì)和實(shí)現(xiàn)方面，本文采用了利用PN序列進(jìn)行時(shí)間同步的算法。在實(shí)現(xiàn)上根據(jù)系統(tǒng)實(shí)際情況將數(shù)據(jù)分為四路分別與本地PN碼做滑動(dòng)相關(guān)運(yùn)算，更有效的利用了同步數(shù)據(jù)，達(dá)到了更好的同步性能。 在OFDM的頻率同步的設(shè)計(jì)和實(shí)現(xiàn)方面，本文采用重復(fù)的PN碼兩兩相關(guān)來(lái)估計(jì)頻偏值，并聯(lián)合一個(gè)二階負(fù)反饋環(huán)路進(jìn)行補(bǔ)償。該算法利用環(huán)路自身噪聲帶寬抑制噪聲，提高頻率估計(jì)精度，并同時(shí)利用負(fù)反饋擴(kuò)大頻偏估計(jì)范圍。本文在對(duì)算法的詳細(xì)研究分析的基礎(chǔ)上對(duì)其進(jìn)行了FPGA設(shè)計(jì)與實(shí)現(xiàn)。
標(biāo)簽： OFDMMIMO FPGA 接收機(jī)
上傳時(shí)間： 2013-04-24
上傳用戶：heminhao
常模信號(hào)是一類非常重要的信號(hào)，而專門應(yīng)用于常模信號(hào)的常模算法[1]具有復(fù)雜度較低、實(shí)現(xiàn)起來(lái)比較簡(jiǎn)單、對(duì)陣列模型的偏差不敏感等顯著的優(yōu)點(diǎn)。因此，常模算法引起了眾多學(xué)者的廣泛關(guān)注。近年來(lái)，常模算法在多用戶檢測(cè)領(lǐng)域[2]的研究越來(lái)越受到諸多學(xué)者的關(guān)注。不僅如此，常模算法在其他領(lǐng)域也是備受矚目，如常模算法在盲均衡以及波束形成等領(lǐng)域的應(yīng)用也是目前研究的熱點(diǎn)。除此之外，常模算法已經(jīng)不僅僅局限在應(yīng)用于常模信號(hào)，也可應(yīng)用于多模信號(hào)[3]等。 本文對(duì)常模算法在多用戶檢測(cè)領(lǐng)域的應(yīng)用以及FPGA[4]實(shí)現(xiàn)作了較多的研究工作，共分六章進(jìn)行闡述。第一章為緒論，介紹了論文相關(guān)背景和本文的結(jié)構(gòu)；第二章首先對(duì)常模算法作了理論分析，并改進(jìn)了傳統(tǒng)的2-2型常模算法，我們稱之為M2-2CMA，它在誤碼率性能上有一些改善；之后在MATLAB平臺(tái)上搭建了仿真平臺(tái)，分析了常模算法在多用戶檢測(cè)中的應(yīng)用；第三章研究了相關(guān)文獻(xiàn)，簡(jiǎn)單介紹了FPGA概念及其設(shè)計(jì)流程和設(shè)計(jì)方法，并對(duì)VerilogHDL以及Quartus軟件做了簡(jiǎn)要介紹；第四章則詳細(xì)介紹了常模算法的FPGA實(shí)現(xiàn)，用一種基于統(tǒng)計(jì)數(shù)據(jù)的方法確定了數(shù)據(jù)位長(zhǎng)及精度，提出了其實(shí)現(xiàn)的系統(tǒng)框圖，并詳細(xì)闡述了各主要模塊的設(shè)計(jì)與實(shí)現(xiàn)，同時(shí)給出了最后的報(bào)告文件以及最高數(shù)據(jù)處理速度；第五章則在MATLAB平臺(tái)和QuartuslI的基礎(chǔ)上搭建了一個(gè)仿真平臺(tái)，借助于平臺(tái)分析了2-2型常模算法移植到FPGA平臺(tái)后的性能，對(duì)不同的精度對(duì)系統(tǒng)性能的影響做了討論，也統(tǒng)計(jì)了不同信噪比、多址干擾下的誤碼率性能。最后一章是對(duì)全文的總結(jié)和對(duì)未來(lái)的展望。
上傳時(shí)間： 2013-06-23
上傳用戶：hzy5825468
常用的實(shí)時(shí)數(shù)字信號(hào)處理的器件有可編程的數(shù)字信號(hào)處理(DSP)芯片(如AD系列、TI系列)、專用集成電路(ASIC)、現(xiàn)場(chǎng)可編程門陣列(FPGA)等。在工程實(shí)踐中,往往要求對(duì)信號(hào)處理要有高速性、實(shí)時(shí)性和靈活性,而已有的一些軟件和硬件實(shí)現(xiàn)方式則難以同時(shí)達(dá)到這幾方面的要求。隨著可編程邏輯器件和EDA技術(shù)的發(fā)展,使用FPGA來(lái)實(shí)現(xiàn)數(shù)字信號(hào)處理,既具有實(shí)時(shí)性,又兼顧了一定的靈活性。FPGA具有的靈活的可編程邏輯可以方便的實(shí)現(xiàn)高速數(shù)字信號(hào)處理,突破了并行處理、流水級(jí)數(shù)的限制,有效地利用了片上資源,加上反復(fù)的可編程能力,越來(lái)越受到國(guó)內(nèi)外從事數(shù)字信號(hào)處理的研究者所青睞。 FIR數(shù)字濾波器以其良好的線性特性被廣泛使用,屬于數(shù)字信號(hào)處理的基本模塊之一。本論文對(duì)基于FPGA的FIR數(shù)字濾波器實(shí)現(xiàn)進(jìn)行了研究,所做的主要工作如下： 1.介紹了FIR數(shù)字濾波器的基本理論和FPGA的基本概況,以及FPGA設(shè)計(jì)流程、設(shè)計(jì)指導(dǎo)原則和常用的設(shè)計(jì)指導(dǎo)思想與技巧。 2.以FIR數(shù)字濾波器的基本理論為依據(jù),使用分布式算法為濾波器的硬件實(shí)現(xiàn)算法,并對(duì)其進(jìn)行了詳細(xì)的討論。針對(duì)分布式算法中查找表規(guī)模過(guò)大的缺點(diǎn),采用優(yōu)化分布式算法的多塊查找表方式使得硬件規(guī)模極大的減小。 3.設(shè)計(jì)出一個(gè)192階的FIR濾波器實(shí)例。其系統(tǒng)要求為：定點(diǎn)16位輸入、定點(diǎn)12位系數(shù)、定點(diǎn)16位輸出,采樣率為75MHz。設(shè)計(jì)用Quartus II軟件進(jìn)行仿真,并將其仿真結(jié)果與Matlab仿真結(jié)果進(jìn)行對(duì)比分析。 仿真結(jié)果表明,本論文設(shè)計(jì)的濾波器硬件規(guī)模較小,采樣率達(dá)到了75MHz。同時(shí)只要將查找表進(jìn)行相應(yīng)的改動(dòng),就能分別實(shí)現(xiàn)低通、高通、帶通FIR濾波器,體現(xiàn)了設(shè)計(jì)的靈活性。
標(biāo)簽： FPGA FIR 數(shù)字濾波器
上傳時(shí)間： 2013-06-06
上傳用戶：June
低密度校驗(yàn)碼（LDPC，Low Density Parity Check Code）是一種性能接近香農(nóng)極限的信道編碼，已被廣泛地采用到各種無(wú)線通信領(lǐng)域標(biāo)準(zhǔn)中，包括我國(guó)的數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)、歐洲第二代衛(wèi)星數(shù)字視頻廣播標(biāo)準(zhǔn)（DVB-S2，Digital Video Broadcasting-Satellite 2）、IEEE 802.11n、IEEE 802.16e等。它是3G乃至將來(lái)4G通信系統(tǒng)中的核心技術(shù)之一。 當(dāng)今LDPC碼構(gòu)造的主流方向有兩個(gè)，分別是結(jié)合準(zhǔn)循環(huán)（QC，Quasi Cyclic）移位結(jié)構(gòu)的單次擴(kuò)展構(gòu)造和類似重復(fù)累積（RA，Repeat Accumulate）碼構(gòu)造。相應(yīng)地，主要的LDPC碼編碼算法有基于生成矩陣的算法和基于迭代譯碼的算法。基于生成矩陣的編碼算法吞吐量高，但是需要較多的寄存器和ROM資源；基于迭代譯碼的編碼算法實(shí)現(xiàn)簡(jiǎn)單，但是吞吐量不高，且不容易構(gòu)造高性能的好碼。 本文在研究了上述幾種碼構(gòu)造和編碼算法之后，結(jié)合編譯碼器綜合實(shí)現(xiàn)的復(fù)雜度考慮，提出了一種切實(shí)可行的基于二次擴(kuò)展（Dex，Duplex Expansion）的QC-LDPC碼構(gòu)造方法，以實(shí)現(xiàn)高吞吐量的LDPC碼收發(fā)端；并且充分利用該類碼校驗(yàn)矩陣準(zhǔn)循環(huán)移位結(jié)構(gòu)的特點(diǎn)，結(jié)合RU算法，提出了一種新編碼器的設(shè)計(jì)方案。 基于二次擴(kuò)展的QC-LDPC碼構(gòu)造方法，是通過(guò)對(duì)母矩陣先后進(jìn)行亂序擴(kuò)展（Pex，Permutation Expansion）和循環(huán)移位擴(kuò)展（CSEx，Cyclic Shift Expansion）實(shí)現(xiàn)的。在此基礎(chǔ)上，為了實(shí)現(xiàn)可變碼長(zhǎng)、可變碼率，一般編譯碼器需同時(shí)支持多個(gè)亂序擴(kuò)展和循環(huán)移位擴(kuò)展的擴(kuò)展因子。本文所述二次擴(kuò)展構(gòu)造方法的特點(diǎn)在于，固定循環(huán)移位擴(kuò)展的擴(kuò)展因子大小不變，支持多個(gè)亂序擴(kuò)展的擴(kuò)展因子，使得譯碼器結(jié)構(gòu)得以精簡(jiǎn)；構(gòu)造得到的碼字具有近似規(guī)則碼的結(jié)構(gòu)，便于硬件實(shí)現(xiàn)；（偽）隨機(jī)生成的循環(huán)移位系數(shù)能夠提高碼字的誤碼性能，是對(duì)硬件實(shí)現(xiàn)和誤碼性能的一種折中。 新編碼器在很大程度上考慮了資源的復(fù)用，使得實(shí)現(xiàn)復(fù)雜度近似與碼長(zhǎng)成正比。考慮到吞吐量的要求，新編碼器結(jié)構(gòu)完全拋棄了RU算法中串行的前向替換（FS，F(xiàn)orward Substitution）模塊，同時(shí)簡(jiǎn)化了流水線結(jié)構(gòu)，由原先RU算法的6級(jí)降低為4級(jí)；為了縮短編碼延時(shí)，設(shè)計(jì)時(shí)安排每一級(jí)流水線計(jì)算所需的時(shí)鐘數(shù)大致相同。 這種碼字構(gòu)造和編碼聯(lián)合設(shè)計(jì)方案具有以下優(yōu)勢(shì)：相比RU算法，新方案對(duì)可變碼長(zhǎng)、可變碼率的支持更靈活，吞吐量也更大；相比基于生成矩陣的編碼算法，新方案節(jié)省了50％以上的寄存器和ROM資源，單位資源下的吞吐量更大；相比類似重復(fù)累積碼結(jié)構(gòu)的基于迭代譯碼的編碼算法，新方案使高性能LDPC碼的構(gòu)造更為方便。以上結(jié)果都在Xilinx Virtex II pro 70 FPGA上得到驗(yàn)證。 通過(guò)在實(shí)驗(yàn)板上實(shí)測(cè)表明，上述基于二次擴(kuò)展的QC-LDPC碼構(gòu)造和相應(yīng)的編碼方案能夠?qū)崿F(xiàn)高吞吐量LDPC碼收發(fā)端，在實(shí)際應(yīng)用中具有很高的價(jià)值。 目前，LDPC碼正向著非規(guī)則、自適應(yīng)、信源信道及調(diào)制聯(lián)合編碼方向發(fā)展。跨層聯(lián)合編碼的構(gòu)造方法，及其對(duì)應(yīng)的編碼算法，也必將成為信道編碼理論未來(lái)的研究重點(diǎn)。
上傳時(shí)間： 2013-07-26
上傳用戶：qoovoop
H.264/AVC是ITU與ISO/IEC(International Standard Organization/Intemational Electrotechnical Commission國(guó)際標(biāo)準(zhǔn)化組織/國(guó)際電工委員會(huì))聯(lián)合推出的活動(dòng)圖像編碼標(biāo)準(zhǔn)。作為最新的國(guó)際視頻編碼標(biāo)準(zhǔn)，H.264/AVC與MPEG-4、H.263等視頻編碼標(biāo)準(zhǔn)相比，性能有了很大提高，并已在流媒體、數(shù)字電視、電話會(huì)議、視頻存儲(chǔ)等諸多領(lǐng)域得到廣泛的應(yīng)用。基于上下文的自適應(yīng)二進(jìn)制算術(shù)編碼(Conrext-based Adaptive Binary Arithmetic Coding，CABAC)是H.264/AVC的兩個(gè)熵編碼方案之一，相對(duì)于另一熵編碼方案-CAVLC(基于上下文的自適應(yīng)可變長(zhǎng)編碼)，CABAC具有更高的數(shù)據(jù)壓縮率：在同等編碼質(zhì)量下要比CAVLC提高10％～15％的壓縮率。CABAC能實(shí)現(xiàn)很高的數(shù)據(jù)壓縮率，但這是以增加實(shí)現(xiàn)的復(fù)雜性為代價(jià)的。在已有的硬件實(shí)現(xiàn)方法上，CABAC的解碼效率并不高。 論文在深入研究CABAC解碼算法及其實(shí)現(xiàn)流程，并在仔細(xì)分析了H.264/AVC碼流結(jié)構(gòu)的基礎(chǔ)上，總結(jié)出了影響CABAC解碼效率的各個(gè)環(huán)節(jié)，并以此為出發(fā)點(diǎn)，對(duì)CABAC解碼所需中的各個(gè)功能模塊進(jìn)行了優(yōu)化設(shè)計(jì)，設(shè)計(jì)出一種新的CABAC解碼器結(jié)構(gòu)，相對(duì)于一般的CABAC解碼器，它的解碼效率得到了顯著提高。論文針對(duì)影響CABAC解碼過(guò)程的"瓶頸"問(wèn)題一多次訪問(wèn)存儲(chǔ)部件影響解碼速率，提出了新的存儲(chǔ)組織方式，并根據(jù)CABAC的碼流結(jié)構(gòu)特性，采用4個(gè)子解碼器級(jí)聯(lián)的方式來(lái)進(jìn)一步提高解碼速率。 最后，用Verilog語(yǔ)言對(duì)所設(shè)計(jì)的CABAC解碼器進(jìn)行了描述，用EDA軟件對(duì)其進(jìn)行了仿真，并在FPGA上驗(yàn)證了其功能，結(jié)果顯示，該CABAC解碼器結(jié)構(gòu)顯著提高了解碼效率，能夠滿足高檔次實(shí)時(shí)通訊的要求。
上傳時(shí)間： 2013-07-03
上傳用戶：huazi
采用以PC 550 型工業(yè)控制計(jì)算機(jī)為核心的衛(wèi)星地面站計(jì)算機(jī)監(jiān)控系統(tǒng),可以通過(guò)衛(wèi)星傳送系統(tǒng),對(duì)各衛(wèi)星地面站設(shè)備的運(yùn)行情況進(jìn)行遠(yuǎn)程監(jiān)控,提高了管理和控制的自動(dòng)化程度。關(guān)鍵詞:工業(yè)控制計(jì)算
標(biāo)簽： 衛(wèi)星 計(jì)算機(jī) 監(jiān)控系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：水瓶kmoon5
為了滿足外圍設(shè)備之間、外圍設(shè)備與主機(jī)之間高速數(shù)據(jù)傳輸，Intel公司于1991年提出PCI(Peripheral Component Interconnect)總線的概念，即周邊器件互連。因?yàn)镻CI總線具有極高的數(shù)據(jù)傳輸率，所以在數(shù)字圖形、圖像和語(yǔ)音處理以及高速數(shù)據(jù)采集和處理等方面得到了廣泛的應(yīng)用。 本論文首先對(duì)PCI總線協(xié)議做了比較深刻的分析，從設(shè)計(jì)要求和PCI總線規(guī)范入手，采用TOP-DOWN設(shè)計(jì)方法完成了PCI總線接口從設(shè)備控制器FPGA設(shè)計(jì)的功能定義：包括功能規(guī)范、性能要求、系統(tǒng)環(huán)境、接口定義和功能描述。其次從簡(jiǎn)化設(shè)計(jì)、方便布局的角度考慮，完成了系統(tǒng)的模塊劃分。并結(jié)合設(shè)計(jì)利用SDRAM控制器來(lái)驗(yàn)證PCI接口電路的性能。 然后通過(guò)PCI總線接口控制器的仿真、綜合及硬件驗(yàn)證的描述介紹了用于FPGA功能驗(yàn)證的硬件電路系統(tǒng)的設(shè)計(jì)，驗(yàn)證系統(tǒng)方案的選擇，并描述了PCI總線接口控制器的布局布線結(jié)果以及硬件驗(yàn)證的電路設(shè)計(jì)和調(diào)試方法。通過(guò)編寫測(cè)試激勵(lì)程序完成了功能仿真，以及布局布線后的時(shí)序仿真，并設(shè)計(jì)了PCB實(shí)驗(yàn)板進(jìn)行測(cè)試，證明所實(shí)現(xiàn)的PCI接口控制器完成了要求的功能。 最后，介紹了利用驅(qū)動(dòng)程序開發(fā)工具DDK軟件進(jìn)行軟件設(shè)計(jì)與開發(fā)的過(guò)程。完成系統(tǒng)設(shè)計(jì)及模塊劃分后，使用硬件描述語(yǔ)言(VHDL)描述系統(tǒng)，并驗(yàn)證設(shè)計(jì)的正確性。
上傳時(shí)間： 2013-07-15
上傳用戶：1134473521
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
