隨著科學技術(shù)的快速發(fā)展和數(shù)據(jù)采集系統(tǒng)的廣泛應(yīng)用，人們對數(shù)據(jù)采集系統(tǒng)的速度、精度、易操作性以及實時性的要求也在不斷地提高。通用串行總線USB作為一種新型的微機總線接口規(guī)范，以其使用方便、易于擴展、速度快等優(yōu)點而被廣泛地應(yīng)用于數(shù)據(jù)采集系統(tǒng)中。現(xiàn)場可編程門陣列最大的特點是結(jié)構(gòu)靈活，開發(fā)周期較短，適合于實時信號處理，已被廣泛應(yīng)用于通信、數(shù)據(jù)采集、圖像處理等諸多領(lǐng)域。 @@ 本文充分利用USB和FPGA的上述優(yōu)點，設(shè)計了一種基于USB2.0技術(shù)和FPGA技術(shù)相結(jié)合的高速數(shù)據(jù)采集系統(tǒng)。 @@ 首先，對數(shù)據(jù)采集基本理論及系統(tǒng)相關(guān)技術(shù)進行了簡單地介紹。 @@ 其次，對以ADC轉(zhuǎn)換器(TLC5510)、FPGA芯片(EP1C6Q240C8)為控制器和USB接口芯片(CY7C68013A-56，簡稱FX2)為主的數(shù)據(jù)采集系統(tǒng)進行了硬件設(shè)計和分析，并在此設(shè)計的基礎(chǔ)上給出相應(yīng)的原理圖、PCB。硬件設(shè)計主要包括FPGA與ADC和FX2之間的接口電路設(shè)計以及硬件邏輯設(shè)計。 @@ 再次，根據(jù)系統(tǒng)需求，對系統(tǒng)軟件部分進行了設(shè)計，分三部分：一是為滿足FX2在USB上的最大傳輸速率而編寫的固件程序；二是在PC機中的WindowsXP系統(tǒng)下利用GPD編寫USB設(shè)備驅(qū)動程序；三是充分了解FX2的主要功能特點，并編寫出應(yīng)用程序。 @@ 最后，對系統(tǒng)的軟硬件進行了調(diào)試，給出了調(diào)試結(jié)果和分析，對出現(xiàn)的問題給出了解決方案。結(jié)果表明，系統(tǒng)符合設(shè)計要求。 @@關(guān)鍵詞：USB2.0；FPGA；SOPC；數(shù)據(jù)采集；固件；
上傳時間： 2013-06-21
上傳用戶：cath
數(shù)字視頻監(jiān)控技術(shù)無論是在軍事領(lǐng)域還是在民用領(lǐng)域，都有著重要的作用和廣泛的應(yīng)用市場及前景。迫切的軍用和民用需求，推動著視頻監(jiān)控技術(shù)持續(xù)而迅猛的發(fā)展。為了提高監(jiān)控視頻的圖像質(zhì)量，使設(shè)備小型化，以便能滿足各種條件下的適用場合，目前基于FPGA的數(shù)字視頻偵察監(jiān)控系統(tǒng)已成為一種主流的解決方案。 本文設(shè)計了一種可以在戰(zhàn)場上使用的數(shù)字視頻偵察監(jiān)控系統(tǒng)。該系統(tǒng)配備了12路攝像頭，當偵察車或者裝甲車在向前進的時候，可以做到對周圍的環(huán)境全方位的偵察監(jiān)控，從而對判斷戰(zhàn)場的情況起到了巨大的作用。 本文首先介紹了數(shù)字視頻監(jiān)控技術(shù)的發(fā)展與現(xiàn)狀，視頻數(shù)據(jù)的產(chǎn)生以及接收特性和FPGA技術(shù)的基本概念，在此基礎(chǔ)上研究了視頻信號的組成方式、VGA、DVI顯示接口以及顯示器的工作原理，分析了采用FPGA實現(xiàn)整個系統(tǒng)的可能性。接著，在充分考慮了要求達到的標準以后，選用了視頻解碼芯片SAA7111A、視頻編碼芯片ADV7125、DVI發(fā)送芯片TFP410、CY7C1061AV33型SRAM以及EP2C35FBGA672型FPGA芯片應(yīng)用于硬件電路設(shè)計。然后設(shè)計出電路原理圖以及PCB版圖。最后，根據(jù)系統(tǒng)工作要求，本文設(shè)計了FPGA系統(tǒng)中的片內(nèi)邏輯模塊，包括視頻采集緩沖異步FIFO（先進先出）模塊、I2C總線配置模塊、視頻幀存控制模塊、VGA視頻顯示模塊、DVI視頻顯示模塊等。在此基礎(chǔ)上完成了系統(tǒng)軟硬件調(diào)試，最終成功的實現(xiàn)了12路攝像頭的切換顯示和對周圍環(huán)境的全方位監(jiān)控，達到了預(yù)定的設(shè)計目標。
上傳時間： 2013-07-30
上傳用戶：yw14205
隨著微電子技術(shù)的高速發(fā)展，實時圖像處理在多媒體、圖像通信等領(lǐng)域有著越來越廣泛的應(yīng)用。FPGA就是硬件處理實時圖像數(shù)據(jù)的理想選擇，基于FPGA的圖像處理專用系統(tǒng)的研究將成為信息產(chǎn)業(yè)的新熱點。 @@ 本文詳細介紹了一種基于FPGA開發(fā)板的實時圖像采集與顯示系統(tǒng)，該系統(tǒng)由前端視頻采集單元、圖像存儲單元、圖像顯示單元三部分組成。它的主要功能有：對攝像頭送來的視頻數(shù)據(jù)進行采集，并采用PHILIPS公司的專用視頻解碼芯片SAA7113將模擬視頻轉(zhuǎn)化成數(shù)字視頻；將采集進來的數(shù)據(jù)存儲到FPGA開發(fā)板內(nèi)嵌的SDRAM中；采用PHILIPS公司的專用視頻編碼芯片SAA7121將數(shù)字視頻信號轉(zhuǎn)換為模擬信號送顯示器輸出。 @@ 系統(tǒng)在Quartus II 5.0、Model Sim6.0軟件平臺下開發(fā)并在硬件上得到實現(xiàn)，達到預(yù)期效果。FPGA實現(xiàn)圖像采集顯示是一種有效，簡便、經(jīng)濟的方法，因此該課題具有廣闊的應(yīng)用前景和市場價值。 @@關(guān)鍵詞：FPGA，I2C總線，視頻采集，SDRAM，視頻顯示
標簽： FPGA 視頻采集 顯示系統(tǒng)
上傳時間： 2013-06-06
上傳用戶：rhl123
隨著電子技術(shù)的快速發(fā)展，各種電子設(shè)備對時間精度的要求日益提升。在衛(wèi)星發(fā)射、導(dǎo)航、導(dǎo)彈控制、潛艇定位、各種觀測、通信等方面，時鐘同步技術(shù)都發(fā)揮著極其重要的作用，得到了廣泛的推廣。對于分布式采集系統(tǒng)來說，中心主站需要對來自于不同采集設(shè)備的采集數(shù)據(jù)進行匯總和分析，得到各個采集點對同一事件的采集時間差異，通過對該時間差異的分析，最終做出對事件的準確判斷。如果分布式采集系統(tǒng)中的各個采集設(shè)備不具有統(tǒng)一的時鐘基準，那么得到的各個采集時間差異就不能反映出實際情況，中心主站也無法準確地對事件進行分析和判斷，甚至得出錯誤的結(jié)論。因此，時鐘同步是分布式采集系統(tǒng)正常運作的必要前提。 目前國內(nèi)外時鐘同步領(lǐng)域常用的技術(shù)有GPS授時技術(shù)，鎖相環(huán)技術(shù)和IRIG-B 碼等。GPS授時技術(shù)雖然精度高，抗干擾性強，但是由于需要專用的GPS接收機，若單純使用GPS 授時技術(shù)做時鐘同步，就需要在每個采集點安裝接收機，成本較高。鎖相環(huán)是一種讓輸出信號在頻率和相位上與輸入?yún)⒖夹盘柾降募夹g(shù)，輸出信號的時鐘準確度和穩(wěn)定性直接依賴于輸入?yún)⒖夹盘?。IRIG-B 碼是一種信息量大，適合傳輸?shù)臅r間碼，但是由于其時間精度低，不適合應(yīng)用于高精度時鐘同步的系統(tǒng)?；谏鲜龇治觯疚慕Y(jié)合這三種常用技術(shù)，提出了一種基于FPGA的分布式采集系統(tǒng)時鐘同步控制技術(shù)。該技術(shù)既保留了GPS 授時的高精確度和高穩(wěn)定性，又具備IRIG-B時間碼易傳輸和低成本的特性，為分布式采集系統(tǒng)中的時鐘同步提供了一種新的解決方案。 本文中的設(shè)計采用了Ublox公司的精確授時GPS芯片LEA-5T，通過對GPS芯片串行時間信息解碼，獲得準確的UTC時間，并實現(xiàn)了分布式采集系統(tǒng)中各個采集設(shè)備的精確時間打碼。為了能夠使整個分布式采集系統(tǒng)具有統(tǒng)一的高精度數(shù)據(jù)采集時鐘，本論文采用了數(shù)模混合的鎖相環(huán)技術(shù)，將GPS 接收芯片輸出的高精度秒信號作為參考基準，生成了與秒信號高精度同步的100MHZ 高頻時鐘。本文在FPGA 中完成了IRIG-B 碼的編碼部分，將B 碼的準時標志與GPS 秒信號同步，提高了IRIG-B 碼的時間精度。在分布式采集系統(tǒng)中，IRIG-B時間碼能直接通過串口或光纖將各個采集點時間與UTC時間統(tǒng)一，節(jié)約了各點布設(shè)GPS 接收機的高昂成本。最后，通過PC104總線對時鐘同步控制卡進行了數(shù)據(jù)讀取和測試，通過實驗結(jié)果的分析，提出了改進方案。實驗表明，改進后的時鐘同步控制方案具有很高的時鐘同步精度，對時鐘同步技術(shù)有著重大的推進意義！
上傳時間： 2013-08-05
上傳用戶：lz4v4
隨著計算機和自動化測量技術(shù)的日益發(fā)展，測量儀器和計算機的關(guān)系日益密切。計算機的很多成果很快就應(yīng)用到測量和儀器領(lǐng)域，與計算機相結(jié)合已經(jīng)成為測量儀器和自動測試系統(tǒng)發(fā)展的必然趨勢。高度集成的現(xiàn)場可編程門陣列（FPGA）是超大規(guī)模集成電路和計算機輔助設(shè)計技術(shù)發(fā)展的結(jié)果，由于FPGA器件具備集成度高、體積小、可以利用基于計算機的開發(fā)平臺，用編寫軟件的方法來實現(xiàn)專門硬件的功能等優(yōu)點，大大推動了數(shù)字系統(tǒng)設(shè)計的單片化、自動化，縮短了單片數(shù)字系統(tǒng)的設(shè)計周期、提高了設(shè)計的靈活性和可靠性。 本文研究基于網(wǎng)絡(luò)的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計與實現(xiàn)問題。論文完成了以FPGA結(jié)構(gòu)為系統(tǒng)硬件平臺，uClinux為核心的系統(tǒng)的軟件平臺設(shè)計，進行信號的采集和遠程網(wǎng)絡(luò)監(jiān)測的功能。 論文從軟硬件兩方面入手，闡述了基于FPGA器件進行數(shù)據(jù)采集的硬件系統(tǒng)設(shè)計方法，以及基于uClinux操作系統(tǒng)的設(shè)備驅(qū)動程序設(shè)計和應(yīng)用程序設(shè)計。 硬件方面，F(xiàn)PGA采用Xilinx公司Spartan系列的XC3S500芯片，用verilog HDL硬件描述語言在Xilinx公司提供的ISE輔助設(shè)計軟件中實現(xiàn)FPGA編程。將微處理器MicroBlaze、數(shù)據(jù)存儲器、程序存儲器、以太網(wǎng)控制器、數(shù)模轉(zhuǎn)換控制器等數(shù)字邏輯電路通過CoreConnect技術(shù)用OPB總線集成在同一個FPGA內(nèi)部，形成一個可編程的片上系統(tǒng)（SOPC）。采用基于FPGA的SOPC設(shè)計的突出優(yōu)點是不必更換芯片就可以實現(xiàn)設(shè)計的改進和升級，同時也可以降低成本和提高可靠性。 軟件方面，為了更好更有效地管理和拓展系統(tǒng)功能，移植了uClinux到MicroBlaze軟處理器上，設(shè)計實現(xiàn)了平臺上的ADC設(shè)備驅(qū)動程序和數(shù)據(jù)采集應(yīng)用程序。并通過修訂內(nèi)核，實現(xiàn)了利用以太網(wǎng)TCP/IP協(xié)議來訪問數(shù)據(jù)采集程序獲得的數(shù)據(jù)。
標簽： FPGA 以太網(wǎng) 數(shù)據(jù)采集系統(tǒng)
上傳時間： 2013-05-23
上傳用戶：晴天666
隨著數(shù)碼技術(shù)的不斷發(fā)展，數(shù)字圖像處理的應(yīng)用領(lǐng)域不斷擴大，其實時處理技術(shù)成為研究的熱點。VLSI技術(shù)的迅猛發(fā)展為數(shù)字圖像實時處理技術(shù)提供了硬件基礎(chǔ)。其中FPGA(現(xiàn)場可編程門陣列)的特點使其非常適用于進行一些基于像素級的圖像處理。 傳統(tǒng)的圖像顯示系統(tǒng)必須連接到PC才能觀察圖像視頻，存在著高速實時性、穩(wěn)定性問題。本設(shè)計脫離高清晰工業(yè)相機必須與PC連接才可以觀看到高清晰圖像的束縛，實現(xiàn)系統(tǒng)的小型化。針對130萬像素彩色1/2英寸鎂光CMOS圖像傳感器，提出用硬件實現(xiàn)Bayer格式到RGB格式轉(zhuǎn)換的設(shè)計方案，完成由黑白圖像到高清彩色圖像的轉(zhuǎn)換，用SDRAM作緩存，輸出標準VGA信號，可直接連接VGA顯示器、投影儀等設(shè)備進行實時的視頻圖像觀看，與模擬相機740X576分辨率(480線)圖像相比，設(shè)計圖像畫質(zhì)相當于1280X1024分辨率(750線)，最高幀率25fps，整個結(jié)構(gòu)應(yīng)用FPGA作為主控制器，用少量的緩存代替?zhèn)鹘y(tǒng)的大容量存儲，加快了運算速率，減小了電路規(guī)模，滿足圖像實時處理的要求，使展現(xiàn)出來的視頻圖像得到質(zhì)的飛躍。可以廣泛應(yīng)用于工業(yè)控制和遠程監(jiān)控等領(lǐng)域。 論文研究的重點是采用altera公司EP2C芯片前端驅(qū)動CMOS圖像傳感器，實時采集Bayer圖像象素，分析研究CFA圖像插值算法，實現(xiàn)了基于FPGA的實時線性插值算法，能夠?qū)斎胧敲肯袼?bit、分辨率為1280×1204的Bayer模式圖像數(shù)據(jù)進行實時重構(gòu)，輸出彩色RGB圖像。由端口FIFO作為數(shù)據(jù)緩沖，存儲一幀圖像到高速SDRAM，構(gòu)建VGA顯示控制器，實現(xiàn)對輸入是每像素24bit(RGB101010)、分辨率為640×480、幀頻25HZ彩色圖像進行實時顯示。 整個模塊結(jié)構(gòu)包括電源模塊單元等、CMOS成像單元、FPGA數(shù)據(jù)處理單元、SDRAM控制單元、VGA顯示接口單元。 最后，對系統(tǒng)進行了調(diào)試。經(jīng)實驗驗證，系統(tǒng)達到了實時性，能正確和可靠的工作。整個設(shè)計模塊能夠滿足高幀率和高清晰的實時圖像處理，占用系統(tǒng)資源很少，用較少的時間完成了圖像數(shù)據(jù)的轉(zhuǎn)換，提高了效率。
標簽： FPGA 實時圖像采集 與處理系統(tǒng)
上傳時間： 2013-06-08
上傳用戶：zhengjian
數(shù)據(jù)采集是信號與信息系統(tǒng)中一個重要的組成部分，也是數(shù)字信號處理的關(guān)鍵環(huán)節(jié)。本論文主要介紹一種基于FPGA的數(shù)據(jù)采集系統(tǒng)，提出一種由高速A/D轉(zhuǎn)換芯片、高性能FPGA和PCI總線接口組成的數(shù)據(jù)采集系統(tǒng)方案及其的硬件電路實現(xiàn)方法。該系統(tǒng)利用AD器件對信號進行放大、差分轉(zhuǎn)換和模數(shù)轉(zhuǎn)換，利用FPGA設(shè)計內(nèi)部模塊和時鐘信號來進行電路控制及實現(xiàn)數(shù)據(jù)緩存、數(shù)據(jù)傳遞等功能，最后通過PCI邏輯接口把暫存在FPGA的數(shù)據(jù)傳送到PC主機。FPGA作為采集系統(tǒng)的核心部件，完成了內(nèi)部數(shù)字電路設(shè)計，使系統(tǒng)具有很高的可適應(yīng)性、可擴展性和可調(diào)試性。 本論文從研究數(shù)據(jù)采集的理論出發(fā)，重點研究了A/D模數(shù)轉(zhuǎn)換、FPGA芯片設(shè)計及PCI總結(jié)接口設(shè)計，完成了系統(tǒng)的各級電路硬件設(shè)計，并通過系統(tǒng)仿真驗證了系統(tǒng)的可行性。
標簽： FPGA 數(shù)據(jù)采集 系統(tǒng)研究
上傳時間： 2013-04-24
上傳用戶：小楊高1
高速數(shù)據(jù)采集系統(tǒng)在信號檢測、雷達、圖像處理、網(wǎng)絡(luò)通信等領(lǐng)域有廣泛應(yīng)用，不同的應(yīng)用要求使用不同的總線和不同的設(shè)計，但是，無論基于何種應(yīng)用，其設(shè)計的關(guān)鍵在接口的實現(xiàn)上。 @@ 隨著cPCI總線技術(shù)的發(fā)展，cPCI總線逐漸代替了PCI總線、VME總線，成為測控領(lǐng)域中最受人們青睞的總線形式。 @@ 為滿足高速采集過程中數(shù)據(jù)傳輸速度的要求和采集卡與PC機連接的機械強度的要求，本論文提出設(shè)計基于cPCI總線接口的數(shù)據(jù)采集系統(tǒng)。設(shè)計中利用單片F(xiàn)PGA芯片實現(xiàn)PCI協(xié)議，代替?zhèn)鹘y(tǒng)的FIFO芯片和串并轉(zhuǎn)換芯片，并完成對模擬電路的控制功能；并提出將應(yīng)用程序中的一部分數(shù)據(jù)讀寫操作放入動態(tài)鏈接庫中，減少因應(yīng)用程序反復(fù)調(diào)用驅(qū)動程序而造成的資源浪費和時間的延遲。 @@ 通過分析PCI總線協(xié)議，理解高頻數(shù)字電路設(shè)計方法和高速數(shù)據(jù)采集原理，本文開發(fā)了基于cPCI接口的高速數(shù)據(jù)采集系統(tǒng)。經(jīng)過綜合測試和現(xiàn)場應(yīng)用驗證表明，采集系統(tǒng)已達到了要求的性能指標。 @@關(guān)鍵詞：FPGA；數(shù)據(jù)采集系統(tǒng)；cPCI； PC
上傳時間： 2013-07-08
上傳用戶：ikemada
隨著半導(dǎo)體制造技術(shù)不斷的進步，SOC(System On a Chip)是未來IC產(chǎn)業(yè)技術(shù)研究關(guān)注的重點。由于SOC設(shè)計的日趨復(fù)雜化，芯片的面積增大，芯片功能復(fù)雜程度增大，其設(shè)計驗證工作也愈加繁瑣。復(fù)雜ASIC設(shè)計功能驗證已經(jīng)成為整個設(shè)計中最大的瓶頸。 使用FPGA系統(tǒng)對ASIC設(shè)計進行功能驗證，就是利用FPGA器件實現(xiàn)用戶待驗證的IC設(shè)計。利用測試向量或通過真實目標系統(tǒng)產(chǎn)生激勵，驗證和測試芯片的邏輯功能。通過使用FPGA系統(tǒng)，可在ASIC設(shè)計的早期，驗證芯片設(shè)計功能，支持硬件、軟件及整個系統(tǒng)的并行開發(fā)，并能檢查硬件和軟件兼容性，同時還可在目標系統(tǒng)中同時測試系統(tǒng)中運行的實際軟件。FPGA仿真的突出優(yōu)點是速度快，能夠?qū)崟r仿真用戶設(shè)計所需的對各種輸入激勵。由于一些SOC驗證需要處理大量實時數(shù)據(jù)，而FPGA作為硬件系統(tǒng)，突出優(yōu)點是速度快，實時性好。可以將SOC軟件調(diào)試系統(tǒng)的開發(fā)和ASIC的開發(fā)同時進行。 此設(shè)計以ALTERA公司的FPGA為主體來構(gòu)建驗證系統(tǒng)硬件平臺，在FPGA中通過加入嵌入式軟核處理器NIOS II和定制的JTAG(Joint Test ActionGroup)邏輯來構(gòu)建與PC的調(diào)試驗證數(shù)據(jù)鏈路，并采用定制的JTAG邏輯產(chǎn)生測試向量，通過JTAG控制SOC目標系統(tǒng)，達到對SOC內(nèi)部和其他IP(IntellectualProperty)的在線測試與驗證。同時，該驗證平臺還可以支持SOC目標系統(tǒng)后續(xù)軟件的開發(fā)和調(diào)試。 本文介紹了芯片驗證系統(tǒng)，包括系統(tǒng)的性能、組成、功能以及系統(tǒng)的工作原理；搭建了基于JTAG和FPGA的嵌入式SOC驗證系統(tǒng)的硬件平臺，提出了驗證系統(tǒng)的總體設(shè)計方案，重點對驗證系統(tǒng)的數(shù)據(jù)鏈路的實現(xiàn)進行了闡述；詳細研究了嵌入式軟核處理器NIOS II系統(tǒng)，并將定制的JTAG邏輯與處理器NIOS II相結(jié)合，構(gòu)建出調(diào)試與驗證數(shù)據(jù)鏈路；根據(jù)芯片驗證的要求，設(shè)計出軟核處理器NIOS II系統(tǒng)與PC建立數(shù)據(jù)鏈路的軟件系統(tǒng)，并完成芯片在線測試與驗證。 本課題的整體任務(wù)主要是利用FPGA和定制的JTAG掃描鏈技術(shù)，完成對國產(chǎn)某型DSP芯片的驗證與測試，研究如何構(gòu)建一種通用的SOC芯片驗證平臺，解決SOC驗證系統(tǒng)的可重用性和驗證數(shù)據(jù)發(fā)送、傳輸、采集的實時性、準確性、可測性問題。本文在SOC驗證系統(tǒng)在芯片驗證與測試應(yīng)用研究領(lǐng)域，有較高的理論和實踐研究價值。
上傳時間： 2013-05-25
上傳用戶：ccsp11
近紅外光譜法是血液成分無創(chuàng)檢測方法中的熱點，也是取得成果最多的方法之一。但是，個體差異和測量條件是影響近紅外光譜血液成分無創(chuàng)檢測的一個較突出的問題。而動態(tài)光譜法就是針對這個問題而提出的一種全新的近紅外無創(chuàng)血液成分濃度檢測方法。它從原理上消除了個體差異和測量條件等對光譜檢測的影響，為基于近紅外光譜法的血液成分無創(chuàng)檢測方法進入臨床應(yīng)用去除了一個較為關(guān)鍵的障礙。因此，本文根據(jù)動態(tài)光譜檢測原理設(shè)計了基于FPGA的動態(tài)光譜數(shù)據(jù)采集系統(tǒng)。 在分析了動態(tài)光譜數(shù)據(jù)采集系統(tǒng)的性能要求后，采用DALSA的高性能線陣CCD IL-C6-2048C作為光電轉(zhuǎn)換器件；根據(jù)CCD輸出數(shù)據(jù)的高速度和信號微弱及含有噪聲等特點，選用了高速、高精度、并帶有相關(guān)雙采樣芯片的圖像處理芯片AD9826作為模數(shù)轉(zhuǎn)換器件；以FPGA及其內(nèi)嵌的NIOSⅡ處理器作為核心控制器，并用LabVIEW對采集得到的數(shù)據(jù)進行顯示。 在FPGA中，利用Verilog HDL語言編寫了CCD和AD9826的控制時序；利用兩塊雙口RAM組成乒乓操作單元，實現(xiàn)高速數(shù)據(jù)的緩存，避免利用NiosⅡ處理器直接讀取時的頻繁中斷。將NIOSⅡ處理器系統(tǒng)嵌入到FPGA中，實現(xiàn)整個系統(tǒng)的管理。NiOSⅡ處理器利用中斷方式讀取緩存單元中的數(shù)據(jù)、經(jīng)對數(shù)變換后傳遞給計算機。其中緩存數(shù)據(jù)的讀取及對數(shù)變換均采用自定義組件的方式將硬件單元添加到NIOSⅡ系統(tǒng)中，編程時直接調(diào)用。NIOSⅡ系統(tǒng)通過串口將處理后的數(shù)據(jù)傳遞給LabVIEW， LabVIEW對數(shù)據(jù)簡單處理后顯示，以實時觀察采樣數(shù)據(jù)是否正確。 最后對系統(tǒng)進行了實驗測試，實驗結(jié)果表明，系統(tǒng)能夠很好的采集并顯示數(shù)據(jù)，能夠初步完成光信號的檢測。
標簽： FPGA 動態(tài) 光譜數(shù)據(jù)
上傳時間： 2013-04-24
上傳用戶：luyanping
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
