王金明verilog教材的隨書配套程序，可直接復制后使用！
標簽： VerilogHDL 簡明教程
上傳時間： 2013-06-28
上傳用戶：mopdzz
超級電容器又稱超大容量電容器、金電容、黃金電容、儲能電容、法拉電容、電化學電容器或雙電層電容器（英文名稱為EDLC，即Electric Double Layer Capacitors），是靠極化電解液
上傳時間： 2013-05-23
上傳用戶：gxmm
現代通信系統對帶寬和數據速率的要求越來越高，超寬帶(ultra-wideband，UWB)通信以其傳輸速率高、空間容量大、成本低、功耗低的優點，成為解決企業、家庭、公共場所等高速因特網接入的需求與越來越擁擠的頻率資源分配之間的矛盾的技術手段。 論文主要圍繞兩方面展開分析：一是介紹用于UWB無載波脈沖調制及直接序列碼分多址調制(DS-CDMA)的新型脈沖，即Hermite正交脈沖，并且分析了這種構建UWB多元通信和多用戶通信的系統性能。二是分析了UWB的多帶頻分復用物理層提案(MBOA)的調制技術，并在FPGA上實現了調制模塊。正交Hermite脈沖集被提出用于UWB的M元雙正交調制系統，獲得高數據速率。調整脈沖的脈寬因子和中心頻率能使脈沖滿足FCC的頻譜要求。M元雙正交調制的接收機需要M/2個相關器，遠比M元正交調制所需的相關器數量少。誤碼率一定時，維數M的增加可獲得高的比特率和低的信噪比。雖然高階的Hermite脈沖易受抖動時延的影響，但當抖動時延范圍小于0.02ns時，其影響較為不明顯。本文認為1～8階的Hermite脈沖皆可用，可構成16元雙正交系統。 正交Hermite脈沖集也可以構造UWB多用戶系統。各用戶的信息用不同的Hermite脈沖同時傳輸，其多用戶的誤比特率上限低于高斯單脈沖構成的PPM多用戶系統的誤比特率，所以其系統性能更優。正交Hermite脈沖還可以用于UWB的DS-CDMA調制，在8個脈沖可用的情況下，最多可容64個用戶同時通信。 基于MBOA提出的UWB物理層協議，本文用Verilog硬件語言實現了調制與解調結構，并用Modelsim做了時序驗證。用Verilog編程實現的輸出數據與Matlab生成的UWB建模的輸出結果一致。為了達到UWBMB-OFDM系統的FFT處理器的要求，一個混和基多通道流水線的FFT算法結構被提出。其有效的實現方法也被提出。這種結構采用多通道以獲得高的數據吞吐量。此外，它用于存儲和復數乘法器的硬件損耗相比其他的FFT處理器是最少的。高基的FFT蝶算減少了復數乘法器的數量。在132MHz的工作頻率下，整個128點FFT變換在此結構模式下只需要242.4ns,滿足了MBOA的要求。
上傳時間： 2013-07-29
上傳用戶：TI初學者
自動售貨機作為自助服務領域中的一員，為國內外該領域廠商所研究，并且得到了廣泛的應用。為了適應客戶的需求，需要開發一套功能更加完善、擴展性能更強的自動售貨機控制器。 本文以國內自動售貨機制造商--湖南金碼智能設備制造有限公司在自動售貨機控制器的研究現狀為背景，分析了公司現有控制器的不足，并制定出基于ARM7與嵌入式實時操作系統μC/OS-Ⅱ的自動售貨機控制器的設計方案。 系統硬件完成了控制器外圍各模塊的接口電路圖設計，分析了自動售貨機控制器的組成；實現了電源模塊、MDB外設驅動模塊、電機驅動模塊、鍵盤與顯示模塊以及數據存儲模塊的開發，并對各模塊的原理與電氣特性進行了詳細的說明。 軟件上，將μC/OS-Ⅱ成功移植了至ARM7體系結構；針對售貨機本身是一個自反應、事件驅動的系統，使用有限狀態機來管理系統狀態以及狀態轉換，并高效地實現了更適用于復雜系統的層次型有限狀態機；在μC/OS-Ⅱ與層次有限狀態機的新軟件框架支持下，編寫了鍵盤與顯示模塊、MDB設備、數據存儲設備等的驅動程序和系統應用程序。 最后，調試與試驗表明基于ARM的控制器滿足售貨機基本要求，并且本課題的設計方案對較復雜的嵌入式系統的研究有一定的借鑒意義和應用價值。
上傳時間： 2013-05-31
上傳用戶：18274401755
現場可編程門陣列(FPGA)是近年來迅速發展起來的新型可編程器件。隨著它的不斷應用和發展，也使電子設計的規模和集成度不斷提高。同時也帶來了電子系統設計方法和設計思想的不斷推陳出新。 隨著數字電子技術的發展，數字信號處理的理論和技術廣泛的應用于通訊、語音處理、計算機和多媒體等領域。快速傅里葉變換(FFT)作為數字信號處理的核心技術之一，是離散傅里葉變換的運算時間縮短了幾個數量級。FFT已經成為現代信號處理的重要理論之一。 該文的目的就是研究如何應用FPGA實現FFT算法，研制具有自己知識產權的FFT信號處理器具有重要的理論意義和實用意義。 設計采用基4算法設計了一個具有實用價值的FFT實時硬件處理器。其中使用了改進的CORDIC流水線結構設計了FFT的蝶型運算單元，將硬件不易于實現、運算緩慢的乘法單元轉換成硬件易于實現、運算快捷的加法單元。并根據基4算法的尋址特點設計了簡單快速的地址發生器。整體采用流水線的工作方式，并將雙端口RAM、只讀ROM全部內置在FPGA芯片內部，使整個系統的數據交換和處理速度得以提高。 整個設計利用ALTERA公司提供的QUARTUSⅡ4.0開發軟件，采用先進的層次化設計思想，使用一片FPGA芯片完成了整個FFT處理器的電路設計。整體設計經過時序仿真和硬件仿真，運行速度達到100MHz以上。
上傳時間： 2013-07-01
上傳用戶：FFAN
本文完成了一種高速高性能數字脈沖壓縮處理器的設計和FPGA實現，包括系統架構設計、方案論證及仿真、算法實現、結果的測試等。 緒論部分首先闡明了本課題研究的背景和意義，概述了雷達數字脈沖壓縮系統的主要研究內容，關鍵技術及其發展趨勢，然后介紹了數字脈沖壓縮系統設計與實現的要求，最后給出了本文的主要研究內容。 第二章敘述了線性調頻信號脈沖壓縮的基本原理，對系統設計的實現方法進行了實時性方面的論證，并基于MATLAB做了仿真分析。 第三章從數字系統結構化設計方面將本系統劃分為三個部分：輸入部分、脈壓計算部分、輸出部分，并在流程圖中對各部分所要實現的功能做了介紹。 第四章首先總結了數字脈沖壓縮的實現途徑；提出了基于自定制浮點數據格式和分時復用蝶型結構的數字脈沖壓縮系統設計思想，對其關鍵技術進行了深入的研究。 第五章對輸入輸出模塊的功能做了詳細的描述，設計了具體的結構和電路。 第六章針對系統的測試驗證，提出面向SOC的模塊驗證和系統軟硬協同驗證的驗證策略。通過Link for Modelsim工具，實現MATAB與Modelsim之間對VHDL代碼的聯合仿真測試，通過在線邏輯分析工具ChipScope，完成系統的片上測試，并分析系統的性能，證明系統的可實用性。滿足設計的要求。 本文研制的數字脈沖壓縮處理器具有動態范圍大、處理精度高、處理能力強、體積小、重量輕、實時性好的優點，為設計高性能的現代雷達信號處理系統提供了可靠的保證。
上傳時間： 2013-07-01
上傳用戶：lingduhanya
·作者：金春林 出版社： 清華大學出版社 圖書簡介：本書特色： 深入淺出，從最基本的概念開始，循序漸進地講解單片機的應用開發。列舉了大量的實例，使讀者能從實際應用中掌握單片機的開發與應用技術。 本書系統地介紹了AVR單片機應用系統的開發，涵蓋了整機設計中從硬件到軟件編程的多個方面。本書針對Amel公司的AVR系列單片機和ImageCraft公司的ICC
上傳時間： 2013-04-24
上傳用戶：scorpion
針對高速數字信號處理的要求,提出用FPGA 實現基- 4FFT 算法,并對其整體結構、蝶形單\\\\\\\\r\\\\\\\\n元進行了分析. 采用蝶算單元輸入并行結構和同址運算,能同時提供蝶形運算所需的4 個操作\\\\\\\\r\\\\\\\\n數,具有最大的數據并行性,能提高處理速度 按照旋轉因子存放規則,蝶形運算所需的3 個旋轉\\\\\\\\r\\\\\\\\n因子地址相同,且尋址方式簡單 輸出采取與輸入相似的存儲器 運算單元同時采用3 個乘法的\\\\\\\\r\\\\\\\\n復數運算算法來
上傳時間： 2013-08-08
上傳用戶：gxrui1991
氛及其子體的能譜測量中常用到鈍化離子注人硅探測器或金硅面壘探測器。本文介紹了一種用于這兩類硅半導體探測器的電荷靈敏放大器的實例，它由電荷靈敏級和電壓放大級構成。給出了它的設計思想和調試過程。介紹了測試手段并測試了它的技術指標，說明了應用場合。
上傳時間： 2014-12-23
上傳用戶：hphh
鍍金板
上傳時間： 2014-12-24
上傳用戶：葉立炫95
