6713emiftofpgatopci,這個(gè)是完整的一套從6713的emif到fpga的雙口ram，然后主機(jī)通過9054到雙口ram，交換數(shù)據(jù)完成
標(biāo)簽： 6713 emif fpga ram
上傳時(shí)間： 2013-08-18
上傳用戶：13215175592
針對嵌入式系統(tǒng)的底層網(wǎng)絡(luò)接口給出了一種由FPGA實(shí)現(xiàn)的以太網(wǎng)控制器的設(shè)計(jì)方法．該控制器能支持10Mbps和100Mbps的傳輸速率以及半雙工和全雙工模式，同時(shí)可提供MII接口，可并通過外接以太網(wǎng)物理層（PHY）芯片來實(shí)現(xiàn)網(wǎng)絡(luò)接入\r\n
標(biāo)簽： FPGA 嵌入式系統(tǒng) 以太網(wǎng)控制器 底層
上傳用戶：青春給了作業(yè)95
本文介紹了一種新的使用串行通信進(jìn)行DSP遠(yuǎn)程在線編程方法。對設(shè)計(jì)中的主要技術(shù)：DSP與PC機(jī)的串口通信、Flash編程以及DSP自引導(dǎo)等進(jìn)行了詳細(xì)介紹。結(jié)合TI公司的TMS320VC33處理器，闡述了具體的實(shí)現(xiàn)方法
標(biāo)簽： DSP 串行通信 遠(yuǎn)程 編程方法
上傳時(shí)間： 2013-08-19
上傳用戶：zhangfx728
一套基于XILIX,SPATAN2,XC2S200 芯片實(shí)驗(yàn)板上的,10個(gè)典型VRILOGHDL的FPGA實(shí)驗(yàn),有幫助,
標(biāo)簽： VRILOGHDL SPATAN XILIX FPGA
上傳用戶：偷心的海盜
一種基于FPGA實(shí)現(xiàn)的FFT結(jié)構(gòu)\\r\\n調(diào)從基本元器件開始的計(jì)算機(jī)硬件系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn),大多設(shè)置在自動控制系,形成了與應(yīng)用系統(tǒng)結(jié)合的計(jì)算機(jī)教育。 1966年多處理器平臺FPGA 學(xué)習(xí)目標(biāo) (1) 理解為什么嵌入式系統(tǒng)使用多處理器 (2) 指出處理器中CPU和硬件邏輯的折衷
標(biāo)簽： FPGA FFT
上傳時(shí)間： 2013-08-20
上傳用戶：linlin
基于CPLD XC95018開發(fā)的一段VHDL代碼，可實(shí)現(xiàn)多個(gè)8051單片機(jī)互相通訊，對多單片機(jī)系統(tǒng)的設(shè)計(jì)很有參考價(jià)值
標(biāo)簽： 95018 CPLD VHDL XC
上傳用戶：qijian11056
一種計(jì)算高階矩陣奇異值分解的FPGA實(shí)現(xiàn)方法。
標(biāo)簽： FPGA 計(jì)算 矩陣 奇異值分解
上傳時(shí)間： 2013-08-21
上傳用戶：253189838
本文是一稿講述cpdl的說明文,對初學(xué)者來說是一篇很好的入門文件.
標(biāo)簽： cpdl 初學(xué)者
上傳用戶：dudu121
一種LUT函數(shù)運(yùn)算單元的FPGA實(shí)現(xiàn)方法，希望能夠幫助大家
標(biāo)簽： FPGA LUT 函數(shù) 運(yùn)算
上傳時(shí)間： 2013-08-22
上傳用戶：thuyenvinh
一種基于CPLD 的PWM控制電路設(shè)計(jì)，僅供參考
標(biāo)簽： CPLD PWM 控制 電路設(shè)計(jì)
上傳用戶：wxqman
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
