基于FPGA的全數字鎖相環路的設計

介紹了應用VHDL技術設計嵌入式全數字鎖相環路的方法。詳細描述了其工作原理和設計思想，并用可編程邏輯器件FPGA加以實面。...

?? 2013-10-20

一種基于TMS320F2812的軟件鎖相環實現方法_劉翔

DSP 實現軟件鎖相環...

?? 2013-11-05

軟件鎖相環的設計與應用_屈強

軟件鎖相環設計相關資料料...

?? 2015-01-02

PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), Fo(Q5)是本地輸出頻率. 目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致, 時鐘上升沿鎖定在數據的上升和下降沿

PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), Fo(Q5)是本地輸出頻率. 目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致, 時鐘上升沿鎖定在數據的上升和下降沿...

?? 2014-06-09

用VHDL寫的數字鎖相環程序 pll.vhd為源文件 pllTB.vhd為testbench

用VHDL寫的數字鎖相環程序 pll.vhd為源文件 pllTB.vhd為testbench...

?? 2014-01-20

鎖相環程序

鎖相環程序，用MATLAB 編寫，用來防真瑣相環的工作過程。有學習價值...

?? 2015-03-31

PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), 數字鎖相技術在通信領域應用非常廣泛

PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), 數字鎖相技術在通信領域應用非常廣泛，本例用VHDL描述了一個鎖相環作為參考，源碼已經調試過。編譯器synplicty.Fo(Q5)...

?? 2013-12-31

三洋鎖相環IC L72130的收音搜臺驅動代碼

三洋鎖相環IC L72130的收音搜臺驅動代碼，...

?? 2015-04-12

數字鎖相環DPLL實例程序

數字鎖相環DPLL實例程序，幫助理解PLL的結構和詳細原理...

?? 2014-08-14

采用4046實現的10m以下信號的鎖相環 電路圖。

采用4046實現的10m以下信號的鎖相環 電路圖。...

?? 2013-12-18