PLL是數(shù)字鎖相環(huán)設(shè)計(jì)源程序, 其中, Fi是輸入頻率(接收數(shù)據(jù)), Fo(Q5)是本地輸出頻率. 目的是從輸入數(shù)據(jù)中提取時(shí)鐘信號(hào)(Q5), 其頻率與數(shù)據(jù)速率一致, 時(shí)鐘上升沿鎖定在數(shù)據(jù)的上升和下降沿上；頂層文件是PLL.GDF
資源簡(jiǎn)介：PLL是數(shù)字鎖相環(huán)設(shè)計(jì)源程序, 其中, Fi是輸入頻率(接收數(shù)據(jù)), Fo(Q5)是本地輸出頻率. 目的是從輸入數(shù)據(jù)中提取時(shí)鐘信號(hào)(Q5), 其頻率與數(shù)據(jù)速率一致, 時(shí)鐘上升沿鎖定在數(shù)據(jù)的上升和下降沿上；頂層文件是PLL.GDF
上傳時(shí)間： 2014-06-09
上傳用戶：daguda
資源簡(jiǎn)介：PLL是數(shù)字鎖相環(huán)設(shè)計(jì)源程序, 其中, Fi是輸入頻率(接收數(shù)據(jù)), 數(shù)字鎖相技術(shù)在通信領(lǐng)域應(yīng)用非常廣泛，本例用VHDL描述了一個(gè)鎖相環(huán)作為參考，源碼已經(jīng)調(diào)試過(guò)。編譯器synplicty.Fo(Q5)是本地輸出頻率. 目的是從輸入數(shù)據(jù)中提取時(shí)鐘信號(hào)(Q5), 其頻率與數(shù)據(jù)速率一致,...
上傳時(shí)間： 2013-12-31
上傳用戶：hphh
資源簡(jiǎn)介：PLL是數(shù)字鎖相環(huán)設(shè)計(jì)源程序, 其中, Fi是輸入頻率(接收數(shù)據(jù)), Fo(Q5)是本地輸出頻率. 目的是從輸入數(shù)據(jù)中提取時(shí)鐘信號(hào)(Q5), 其頻率與數(shù)據(jù)速率一致, 時(shí)鐘上升沿鎖定在數(shù)據(jù)的上升和下降沿上； 頂層文件是PLL.GDF
上傳時(shí)間： 2017-07-24
上傳用戶：璇珠官人
資源簡(jiǎn)介：該程序?qū)崿F(xiàn)的功能是數(shù)字鎖相環(huán)的設(shè)計(jì)。源代碼可以直接進(jìn)行仿真試驗(yàn)◎
上傳時(shí)間： 2016-08-12
上傳用戶：璇珠官人
資源簡(jiǎn)介：數(shù)字鎖相環(huán)設(shè)計(jì)，深入了解鎖相環(huán)設(shè)計(jì)，對(duì)于想要了解鎖相環(huán)內(nèi)部機(jī)理的朋友是很有幫助的
上傳時(shí)間： 2017-04-08
上傳用戶：784533221
資源簡(jiǎn)介：基于FPGA的全數(shù)字鎖相環(huán)設(shè)計(jì),內(nèi)有設(shè)計(jì)過(guò)程和設(shè)計(jì)思想
上傳時(shí)間： 2013-08-13
上傳用戶：fqscfqj
資源簡(jiǎn)介：數(shù)字鎖相環(huán)DPLL源程序，用cpld編寫，展開(kāi)后文件比較多，大家請(qǐng)耐心使用。謝謝，多多支持
上傳時(shí)間： 2013-12-20
上傳用戶：zl5712176
資源簡(jiǎn)介：一種改進(jìn)的全數(shù)字鎖相環(huán)設(shè)計(jì) 一種改進(jìn)的全數(shù)字鎖相環(huán)設(shè)計(jì)
上傳時(shí)間： 2013-12-24
上傳用戶：stampede
資源簡(jiǎn)介：用于時(shí)鐘恢復(fù)的全數(shù)字鎖相環(huán)設(shè)計(jì)，可以去掉時(shí)鐘的抖動(dòng)。
上傳時(shí)間： 2016-05-23
上傳用戶：stewart·
資源簡(jiǎn)介：收集的數(shù)字鎖相環(huán)設(shè)計(jì)相關(guān)文章多篇.主要采用VHDL語(yǔ)言進(jìn)行設(shè)計(jì).
上傳時(shí)間： 2014-12-07
上傳用戶：kytqcool
資源簡(jiǎn)介：基于FPGA的全數(shù)字鎖相環(huán)設(shè)計(jì),內(nèi)有設(shè)計(jì)過(guò)程和設(shè)計(jì)思想
上傳時(shí)間： 2017-02-11
上傳用戶：evil
資源簡(jiǎn)介：在過(guò)去的十幾年間，F(xiàn)PGA取得了驚人的發(fā)展：集成度已達(dá)到1000萬(wàn)等效門、速度可達(dá)到400～500MHz。隨著FPGA的集成度不斷增大，在高密度FPGA中，芯片上時(shí)鐘的分布質(zhì)量就變得越來(lái)越重要。時(shí)鐘延時(shí)和時(shí)鐘相位偏移已成為影響系統(tǒng)性能的重要因素。現(xiàn)在，解決時(shí)鐘延時(shí)...
上傳時(shí)間： 2013-07-06
上傳用戶：LouieWu
資源簡(jiǎn)介：國(guó)外一篇很好的數(shù)字鎖相環(huán)（PLL）設(shè)計(jì)文檔（解壓后PLL.pdf），不可不看呦！
上傳時(shí)間： 2016-08-10
上傳用戶：dengzb84
資源簡(jiǎn)介：1、數(shù)字鎖相環(huán)的單片機(jī)代碼。 2、單片機(jī)與數(shù)字鎖相環(huán)MC145152的應(yīng)用系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)。
上傳時(shí)間： 2016-11-26
上傳用戶：410805624
資源簡(jiǎn)介：數(shù)字鎖相環(huán)(DPLL)技術(shù)在數(shù)字通信、無(wú)線電電子學(xué)等眾多領(lǐng)域得到了極為廣泛的應(yīng)用。與傳統(tǒng)的模擬電路實(shí)現(xiàn)的PLL相比，DPLL具有精度高、不受溫度和電壓影響、環(huán)路帶寬和中心頻率編程可調(diào)、易于構(gòu)建高階鎖相環(huán)等優(yōu)點(diǎn)。
上傳時(shí)間： 2013-12-18
上傳用戶：libenshu01
資源簡(jiǎn)介：基于LabVIEWFPGA的三相鎖相環(huán)設(shè)計(jì)與實(shí)現(xiàn)摘要：針對(duì)傳統(tǒng) ＦＰＧＡ 模式開(kāi)發(fā)的鎖相環(huán)在實(shí)時(shí)人機(jī)交互方面的不足，設(shè) 計(jì) 了 基 于 ＬａｂＶＩＥＷ ＦＰＧＡ 技術(shù)的三相鎖相環(huán)；方 案 以 ｓｂＲＩＯ－９６３１模塊為硬件平臺(tái)，利用 ＬａｂＶＩＥＷ 編程控制 ＦＰ...
上傳時(shí)間： 2022-02-18
上傳用戶：XuVshu
資源簡(jiǎn)介：該文檔為基于DSP Builder的帶寬自適應(yīng)全數(shù)字鎖相環(huán)的設(shè)計(jì)與實(shí)現(xiàn)總結(jié)文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
上傳時(shí)間： 2022-05-01
上傳用戶：
資源簡(jiǎn)介：針對(duì)高頻感應(yīng)加熱電源中用傳統(tǒng)的模擬鎖相環(huán)跟蹤頻率所存在的問(wèn)題,提出一種非常適合于高頻感應(yīng)加熱的 新型的數(shù)字鎖相環(huán)。使用FPGA 內(nèi)底層嵌入功能單元中的數(shù)字鎖相環(huán)74HCT297 ,并添加少量的數(shù)字電路來(lái)實(shí)現(xiàn)。最后利 用仿真波形驗(yàn)證該設(shè)計(jì)的合理性和有效性。整...
上傳時(shí)間： 2014-01-11
上傳用戶：AbuGe
資源簡(jiǎn)介：全數(shù)字鎖相環(huán)（adPLL)的部分源程序代碼，是其中最重要的部分。
上傳時(shí)間： 2017-09-03
上傳用戶：liansi
資源簡(jiǎn)介：基于FPGA設(shè)計(jì)數(shù)字鎖相環(huán)，提出了一種由微分超前/滯后型檢相器構(gòu)成數(shù)字鎖相環(huán)的Verilog-HDL建模方案
上傳時(shí)間： 2013-08-19
上傳用戶：Huge_Brother
資源簡(jiǎn)介：用VHDL寫的數(shù)字鎖相環(huán)程序 PLL.vhd為源文件 PLLTB.vhd為testbench
上傳時(shí)間： 2014-01-20
上傳用戶：zwei41
資源簡(jiǎn)介：直接式數(shù)字鎖相環(huán)頻率合成器.用ELANIX公司SYSTEMVIEW運(yùn)行.
上傳時(shí)間： 2015-07-18
上傳用戶：妄想演繹師
資源簡(jiǎn)介：比較好的技術(shù)文章《基于VHDL的全數(shù)字鎖相環(huán)的設(shè)計(jì)》有關(guān)鍵部分的源代碼。
上傳時(shí)間： 2013-12-24
上傳用戶：362279997
資源簡(jiǎn)介：智能全數(shù)字鎖相環(huán)的設(shè)計(jì)用VHDL語(yǔ)言在CPLD上實(shí)現(xiàn)串行通信
上傳時(shí)間： 2014-01-08
上傳用戶：weiwolkt
資源簡(jiǎn)介：一篇簡(jiǎn)單易懂的關(guān)于數(shù)字鎖相環(huán)概念原理設(shè)計(jì)的經(jīng)典文章
上傳時(shí)間： 2014-01-04
上傳用戶：hasan2015
資源簡(jiǎn)介：基于VHDL的全數(shù)字鎖相環(huán)的設(shè)計(jì) 有關(guān)鍵部分的源代碼 hehe !
上傳時(shí)間： 2015-12-18
上傳用戶：hgy9473
資源簡(jiǎn)介：easy PLL,很好的PLL(鎖相環(huán)設(shè)計(jì)工具)!
上傳時(shí)間： 2014-06-07
上傳用戶：sunjet
資源簡(jiǎn)介：介紹了數(shù)字鎖相環(huán)的3種設(shè)計(jì)方法，并對(duì)各自的工作原理做了詳細(xì)分析。
上傳時(shí)間： 2014-01-20
上傳用戶：二驅(qū)蚊器
資源簡(jiǎn)介：基于FPGA設(shè)計(jì)數(shù)字鎖相環(huán)，提出了一種由微分超前/滯后型檢相器構(gòu)成數(shù)字鎖相環(huán)的Verilog-HDL建模方案
上傳時(shí)間： 2013-12-25
上傳用戶：dyctj
資源簡(jiǎn)介：全數(shù)字鎖相環(huán) 功能與74297相同 提供參數(shù)配置
上傳時(shí)間： 2014-01-01
上傳用戶：英雄
