亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

開(kāi)發(fā)流程

  • Time Quest筆記-FPGA的開發流程

    本文詳細介紹了有關FPGA的開發流程,對初學者會有很大的指導作用。

    標簽: Quest Time FPGA 開發流程

    上傳時間: 2013-11-18

    上傳用戶:simonpeng

  • 四大FPGA供應商專家談FPGA設計訣竅

     Actel、Altera、Lattice Semiconductor和Xilinx是目前業界最主要的四大FPGA供應商,為了 幫助中國的應用開發工程師更深入地了解FPGA的具體設計訣竅,我們特別邀請到了Altera系統應用 工程部總監Greg Steinke、Xilinx綜合方法經理Frederic Rivoallon、Xilinx高級技術市場工程師 Philippe Garrault、Xilinx產品應用工程部高級經理Chris Stinson、Xilinx IP解決方案工程部總 監Mike Frasier、Lattice Semiconductor應用工程部總監Bertrand Leigh和軟件產品規劃經理Mike Kendrick、Actel公司硅產品市場總監Martin Mason和應用高級經理Jonathan Alexander為大家傳經 授道。 他們將就一系列大家非常關心的關鍵設計問題發表他們的獨到見解,包括:什么是目前FPGA應用工 程師面對的最主要設計問題?如何解決?當開始一個新的FPGA設計時,你們會推薦客戶采用什么樣 的流程?對于I/O信號分布的處理,你們有什么建議可以提供 給客戶?如果你的客戶準備移植到另外一個FPGA、ASIC和結構化ASIC之間進行抉擇?(下)">結構化 ASIC或ASIC,你會建議你的客戶如何做?

    標簽: FPGA

    上傳時間: 2013-11-09

    上傳用戶:xinshou123456

  • Alter FPGA的設計流程以及DSP設計

    Alter FPGA的設計流程以及DSP設計.

    標簽: Alter FPGA DSP 設計流程

    上傳時間: 2013-11-13

    上傳用戶:caixiaoxu26

  • XAPP520將符合2.5V和3.3V I/O標準的7系列FPGA高性能I/O Bank進行連接

    XAPP520將符合2.5V和3.3V I/O標準的7系列FPGA高性能I/O Bank進行連接  The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems

    標簽: XAPP FPGA Bank 520

    上傳時間: 2013-11-19

    上傳用戶:yyyyyyyyyy

  • 華為FPGA設計流程指南

    本部門所承擔的FPGA設計任務主要是兩方面的作用:系統的原型實現和ASIC的原型驗證。編寫本流程的目的是: l         在于規范整個設計流程,實現開發的合理性、一致性、高效性。 l         形成風格良好和完整的文檔。 l         實現在FPGA不同廠家之間以及從FPGA到ASIC的順利移植。 l         便于新員工快速掌握本部門FPGA的設計流程。  

    標簽: FPGA 華為 設計流程

    上傳時間: 2013-11-24

    上傳用戶:xmsmh

  • 采用高速串行收發器Rocket I/O實現數據率為2.5 G

    摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協議數據幀格式定義的弊端, 并采用高速串行收發器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協議 為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協議———Aurora 協議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協議是為專有上層協議或行業標準的上層協議提供透明接口的第一款串行互連協議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統設計人員提供了所需要的靈活性[4]。但該協議幀格式的定義存在弊端,會導致系統資源的浪費。本文提出的設計方案可以改進Aurora 協議的固有缺陷,提高系統性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。

    標簽: Rocket 2.5 高速串行 收發器

    上傳時間: 2013-11-06

    上傳用戶:smallfish

  • RFID不確定數據流中的Top-K查詢研究

    在游客游跡跟蹤與追溯系統中,產生大量不確定數據,有效的Top-K查詢處理是不確定性數據管理中一項重要技術。研究了運用Top-K檢索不確定數據的問題,定義了不確定數據流元組的查詢語義,提出了一種在記錄向量的基礎上的不確定數據查詢算法,并利用實例演示了查詢的過程。該算法按照元組的得分值進行降序排列,概率值最高的前k個元組集合就是Top-K的查詢結果,實驗結果表明,本文的算法更具高效性和實用性。

    標簽: Top-K RFID 數據流 查詢

    上傳時間: 2013-10-27

    上傳用戶:l銀幕海

  • 電容式觸摸屏結構、流程及控制點

    電容式觸摸屏結構、流程及控制點

    標簽: 電容式觸摸屏 流程 控制

    上傳時間: 2013-10-26

    上傳用戶:lanhuaying

  • 克服能量采集無線感測器設計挑戰

    無線感測器已變得越來越普及,短期內其開發和部署數量將急遽增加。而無線通訊技術的突飛猛進,也使得智慧型網路中的無線感測器能夠緊密互連。此外,系統單晶片(SoC)的密度不斷提高,讓各式各樣的多功能、小尺寸無線感測器系統相繼問市。儘管如此,工程師仍面臨一個重大的挑戰:即電源消耗。

    標簽: 能量采集 無線感測器

    上傳時間: 2013-10-30

    上傳用戶:wojiaohs

  • G0606M-I光電二極管

    G0606M-I光電二極管 中文數據手冊

    標簽: 0606 M-I 光電二極管

    上傳時間: 2013-10-15

    上傳用戶:firstbyte

主站蜘蛛池模板: 九江市| 屏南县| 玉山县| 靖远县| 翁牛特旗| 宣城市| 钦州市| 齐齐哈尔市| 全椒县| 江北区| 开鲁县| 新和县| 循化| 临潭县| 朔州市| 九龙坡区| 濉溪县| 定安县| 五峰| 凌源市| 司法| 石门县| 噶尔县| 玛沁县| 台南县| 天水市| 和龙市| 土默特右旗| 文化| 晴隆县| 金阳县| 盐山县| 隆林| 沾益县| 山阳县| 舞阳县| 昌宁县| 辰溪县| 藁城市| 陆良县| 漳州市|