PPT是和視頻教程配套的，視頻教程地址http://i.youku.com/u/UMTExNzExOTgw/videos,和PPT配套使用的教程里面講了systemverilog從文檔到仿真，上板測試的整個流程，可能對有些朋友有幫助
標簽： Verilog System hdl 高級設計
上傳時間： 2013-11-23
上傳用戶：zczc
使用QUARTUS II做開發全流程,傻瓜式詳細教程
標簽： QUARTUS 流程
上傳時間： 2013-10-16
上傳用戶：縹緲
rotel_99se布線的基本流程
標簽： Protel 99 se 布線
上傳時間： 2013-10-18
上傳用戶：cc1915
Workflows印刷工作流程。
標簽： Workflows 工作流程
上傳時間： 2013-10-30
上傳用戶：q3290766
PCB線寬和電流關系公式 先計算Track的截面積，大部分PCB的銅箔厚度為35um（即 1oz）它乘上線寬就是截面積，注意換算成平方毫米。 有一個電流密度經驗值，為15~25安培/平方毫米。把它稱上截面積就得到通流容量。 I=KT（0.44）A（0.75）， 括號里面是指數， K為修正系數，一般覆銅線在內層時取0.024，在外層時取0.048 T為最大溫升，單位為攝氏度（銅的熔點是1060℃） A為覆銅截面積，單位為square mil. I為容許的最大電流，單位為安培。 一般 10mil=0.010inch=0.254mm 1A ， 250mil=6.35mm 8.3A ？倍數關系，與公式不符 ？
標簽： PCB 寬 電流
上傳時間： 2013-11-12
上傳用戶：ljd123456
電子發燒友網核心提示：Altera公司昨日宣布，在業界率先在28 nm FPGA器件上成功測試了復數高性能浮點數字信號處理（DSP）設計。獨立技術分析公司Berkeley設計技術有限公司（BDTI）驗證了能夠在 Altera Stratix V和Arria V 28 nm FPGA開發套件上簡單方便的高效實現Altera浮點DSP設計流程，同時驗證了要求較高的浮點DSP應用的性能。本文是BDTI完整的FPGA浮點DSP分析報告。 Altera的浮點DSP設計流程經過規劃，能夠快速適應可參數賦值接口的設計更改，其工作環境包括來自MathWorks的MATLAB和 Simulink，以及Altera的DSP Builder高級模塊庫，支持FPGA設計人員比傳統HDL設計更迅速的實現并驗證復數浮點算法。這一設計流程非常適合設計人員在應用中采用高性能 DSP，這些應用包括，雷達、無線基站、工業自動化、儀表和醫療圖像等。
標簽： Altera FPGA DSP 28
上傳時間： 2015-01-01
上傳用戶：sunshie
Genesis新手上路的培訓計劃和操作流程。
標簽： Genesis 操作 流程
上傳用戶：lindor
Protel99文件中導出坐標數據的操作流程
標簽： Protel 99 數據 流程
上傳時間： 2013-10-20
上傳用戶：fanxiaoqie
ISE13[1].1_設計流程詳解
標簽： ISE 13 設計流程
上傳用戶：kbnswdifs
本文詳細介紹了有關FPGA的開發流程，對初學者會有很大的指導作用。
標簽： Quest Time FPGA 開發流程
上傳用戶：lps11188
蟲蟲下載站版權所有 京ICP備2021023401號-1
