機(jī)械手是自動(dòng)裝配生產(chǎn)線上必不可少的設(shè)備，它可以模擬人手臂的部分動(dòng)作，按預(yù)定的程序、軌跡和要求，實(shí)現(xiàn)抓取、搬運(yùn)和裝配等工作。在減輕人的勞動(dòng)強(qiáng)度、提高裝配質(zhì)量和提高裝配效率等方面，起到了積極的作用。本文基于ARM和FPGA嵌入式系統(tǒng)，開展了機(jī)械手控制系統(tǒng)的研發(fā)工作，實(shí)現(xiàn)了機(jī)械手的自動(dòng)控制。 嵌入式ARM處理器，具有運(yùn)行速度快、功耗低、程序設(shè)計(jì)靈活、外圍硬件資源豐富等優(yōu)點(diǎn)，但其普通輸入輸出口的高低電平變化周期最快只能到1微妙左右，不適合高速輸入輸出；FPGA芯片高速輸入輸出數(shù)據(jù)，時(shí)間可縮短至幾十納秒。通過ARM處理器和FPGA技術(shù)的有機(jī)結(jié)合，發(fā)揮各自的優(yōu)勢(shì)，使系統(tǒng)具有程序設(shè)計(jì)靈活、以太網(wǎng)通信、大容量存儲(chǔ)、高速數(shù)據(jù)輸山、低成本等特點(diǎn)，滿足高速機(jī)械手自動(dòng)控制的要求。 本文分析了ARM和FPGA系統(tǒng)，以及機(jī)械手控制系統(tǒng)的功能要求；設(shè)計(jì)硬件模塊、接口電路；闡述了系統(tǒng)軟件的設(shè)計(jì)過程，包括啟動(dòng)代碼U—BOOT、操作系統(tǒng)μCLinux的移植；并介紹了如何利用便件描述語言VHDL來實(shí)現(xiàn)機(jī)械手邏輯控制。
標(biāo)簽： FPGA ARM 機(jī)械手 自動(dòng)控制系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：luyanping
隨著電子技術(shù)的發(fā)展,當(dāng)前數(shù)字系統(tǒng)的設(shè)計(jì)正朝著速度快、容量大、體積小、重量輕的方向發(fā)展.FPGA以其功能強(qiáng)大,開發(fā)過程投資少、周期短,可反復(fù)修改,保密性能好,開發(fā)工具智能化等特點(diǎn)成為當(dāng)今硬件設(shè)計(jì)的首選方式之一.由于Intel公司的MCS-51系列單片機(jī)被公認(rèn)為8位機(jī)的工業(yè)標(biāo)準(zhǔn),因此,使用FPGA模擬實(shí)現(xiàn)8051單片機(jī)及其外設(shè)的功能便成為大規(guī)模復(fù)雜數(shù)字系統(tǒng)設(shè)計(jì)中的重要課題.該文首先介紹了FPGA及Xilinx公司關(guān)于硬件設(shè)計(jì)開發(fā)的工具ISE系統(tǒng),繼而用VHDL語言編寫了8051單片機(jī)功能實(shí)現(xiàn)的源代碼,然后為其設(shè)計(jì)了與部分外設(shè)連接的接口模塊,包括8255并行接口、SCI串行接口和KBC鍵盤接口模塊.并將它們封裝到一塊FPGA之中,最終實(shí)現(xiàn)了8051單片機(jī)的大部分功能.
標(biāo)簽： FPGA 8051 模擬 單片機(jī)
上傳時(shí)間： 2013-07-28
上傳用戶：erkuizhang
本文主要介紹了基于FPGA的無線信道盲均衡器的設(shè)計(jì)與實(shí)現(xiàn),在算法上選擇了比較成熟的DDLMS和CMA相結(jié)合的算法,結(jié)構(gòu)上采用四路正交FIR濾波器模型.在設(shè)計(jì)的過程中我們采取了用MATLAB進(jìn)行算法仿真,VerilogHDL語言進(jìn)行FPGA設(shè)計(jì)的策略.在硬件描述語言的設(shè)計(jì)流程中,信道盲均衡器運(yùn)用了Top-Down的模塊化設(shè)計(jì)方法,大大縮短了設(shè)計(jì)周期,提高了系統(tǒng)的穩(wěn)定性和可擴(kuò)展性.測(cè)試結(jié)果表明均衡器所有的性能指標(biāo)均達(dá)到預(yù)定目標(biāo),且工作性能良好,均衡效果較為理想,能夠滿足指標(biāo)要求.本課題所設(shè)計(jì)和實(shí)現(xiàn)的信道盲均衡器,為FPGA芯片設(shè)計(jì)技術(shù)做了有益的探索性嘗試,對(duì)今后無線通信系統(tǒng)中的單芯片可編程系統(tǒng)(SOPC)的設(shè)計(jì)運(yùn)用有著積極的借鑒意義.
上傳時(shí)間： 2013-05-28
上傳用戶：huyiming139
現(xiàn)場(chǎng)可編程邏輯門陣列(FPGA)具有開發(fā)周期短、成本小、風(fēng)險(xiǎn)低和現(xiàn)場(chǎng)可靈活配置等優(yōu)點(diǎn),可以在更短的時(shí)間實(shí)現(xiàn)更復(fù)雜的功能,使得基于FPGA的開發(fā)平臺(tái)的研究成為工業(yè)界和學(xué)術(shù)界日益關(guān)注的問題.基于FPGA的高集成度、高可靠性,可將整個(gè)設(shè)計(jì)系統(tǒng)下載于同一芯片中,實(shí)現(xiàn)片上系統(tǒng),從而大大縮小其體積,因此以FPGA為代表的可編程邏輯器件應(yīng)用日益廣泛.在國外,FPGA技術(shù)發(fā)展與應(yīng)用已達(dá)到相當(dāng)高的程度;而在國內(nèi),FPGA技術(shù)發(fā)展仍處在起步階段,與國外相比還存在較大的差距.本文提出了一種FPGA通用接口開發(fā)平臺(tái)的設(shè)計(jì)思路,研制了一種FPGA快速實(shí)驗(yàn)開發(fā)裝置,對(duì)研制過程中遇到的軟、硬件問題加以歸納總結(jié),提高了系統(tǒng)運(yùn)行效率.分別研究了基于FPGA器件Altera公司的FLEX6000的字符型LCD、PC機(jī)ISA總線,基于FLEX10K的圖像點(diǎn)陣型LCD、PC機(jī)PCI總線接口中.最后通過一個(gè)通用實(shí)驗(yàn)裝置系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn),綜合上述應(yīng)用,介紹了FPGA實(shí)驗(yàn)系統(tǒng)的軟件開發(fā)環(huán)境,實(shí)現(xiàn)了基于FGPA的交通信號(hào)燈邏輯控制和電子鐘,研究了FPGA技術(shù)在通用接口控制器設(shè)計(jì)中的應(yīng)用.
標(biāo)簽： FPGA 現(xiàn)場(chǎng)可編程 應(yīng)用研究 邏輯門
上傳時(shí)間： 2013-04-24
上傳用戶：龍飛艇
隨著信息技術(shù)的發(fā)展，系統(tǒng)級(jí)芯片SoC(System on a Chip)成為集成電路發(fā)展的主流。SoC技術(shù)以其成本低、功耗小、集成度高的優(yōu)勢(shì)正廣泛地應(yīng)用于嵌入式系統(tǒng)中。通過對(duì)8位增強(qiáng)型CPU內(nèi)核的研究及其在FPGA(Field Programmable Gate Arrav)上的實(shí)現(xiàn)，對(duì)SoC設(shè)計(jì)作了初步研究。 在對(duì)Intel MCS-8051的匯編指令集進(jìn)行了深入地分析的基礎(chǔ)上，按照至頂向下的模塊化的高層次設(shè)計(jì)流程，對(duì)8位CPU進(jìn)行了頂層功能和結(jié)構(gòu)的定義與劃分，并逐步細(xì)化了各個(gè)層次的模塊設(shè)計(jì)，建立了具有CPU及定時(shí)器，中斷，串行等外部接口的模型。 利用5種尋址方式完成了8位CPU的數(shù)據(jù)通路的設(shè)計(jì)規(guī)劃。利用有限狀態(tài)機(jī)及微程序的思想完成了控制通路的各個(gè)層次模塊的設(shè)計(jì)規(guī)劃。利用組合電路與時(shí)序電路相結(jié)合的思想完成了定時(shí)器，中斷以及串行接口的規(guī)劃。采用邊沿觸發(fā)使得一個(gè)機(jī)器周期對(duì)應(yīng)一個(gè)時(shí)鐘周期，執(zhí)行效率提高。使用硬件描述語言實(shí)現(xiàn)了各個(gè)模塊的設(shè)計(jì)。借助EDA工具ISE集成開發(fā)環(huán)境完成了各個(gè)模塊的編程、調(diào)試和面向FPGA的布局布線；在Synplify pro綜合工具中完成了綜合；使用Modelsim SE仿真工具對(duì)其進(jìn)行了完整的功能仿真和時(shí)序仿真。 設(shè)計(jì)了一個(gè)通用的擴(kuò)展接口控制器對(duì)原有的8位處理器進(jìn)行擴(kuò)展，加入高速DI，DO以及SPI接口，增強(qiáng)了8位處理器的功能，可以用于現(xiàn)有單片機(jī)進(jìn)行升級(jí)和擴(kuò)展。 本設(shè)計(jì)的CPU全面兼容MCS-51匯編指令集全部的111條指令，在時(shí)鐘頻率和指令的執(zhí)行效率指標(biāo)上均優(yōu)于傳統(tǒng)的MCS-51內(nèi)核。本設(shè)計(jì)以硬件描述語言代碼形式存在可與任何綜合庫、工藝庫以及FPGA結(jié)合開發(fā)出用戶需要的固核和硬核，可讀性好，易于擴(kuò)展使用，易于升級(jí)，比較有實(shí)用價(jià)值。本設(shè)計(jì)通過FPGA驗(yàn)證。
標(biāo)簽： FPGA CPU 8位 增強(qiáng)型
上傳時(shí)間： 2013-04-24
上傳用戶：jlyaccounts
傳感器是測(cè)控系統(tǒng)的重要組成部分，但有些傳感器，如增量式或絕對(duì)式旋轉(zhuǎn)編碼器，因無配套的二次儀表，給使用帶來不便。有些傳感器雖然可以買到配套的儀表，但價(jià)格昂貴，功能單一且功能無法擴(kuò)展。為此，本課題以設(shè)計(jì)一種通用性強(qiáng)，功能擴(kuò)展方便的測(cè)量?jī)x表為目的，將計(jì)算機(jī)技術(shù)與嵌入式微處理器技術(shù)用于測(cè)量?jī)x表當(dāng)中，設(shè)計(jì)一種基于ARM的嵌入式智能儀表。課題主要研究工作包括： 1.在分析比較各種二次儀表功能的基礎(chǔ)上，提出了基于ARM的嵌入式智能儀表設(shè)計(jì)方案。搭建了儀表的硬件平臺(tái)。 2.軟件設(shè)計(jì)實(shí)現(xiàn)了μC/OS-Ⅱ嵌入式系統(tǒng)在ARM7微控制器上的移植。在此基礎(chǔ)上，對(duì)嵌入式系統(tǒng)進(jìn)行了一定的擴(kuò)展，編寫了LCD驅(qū)動(dòng)程序，調(diào)用了串口通信，A/D轉(zhuǎn)換等模塊的API函數(shù)，建立了多任務(wù)環(huán)境，使儀表兼具PWM脈寬調(diào)制功能、數(shù)據(jù)采集、顯示和傳輸功能。 3.通過增量式、絕對(duì)式旋轉(zhuǎn)編碼器實(shí)驗(yàn)、轉(zhuǎn)矩轉(zhuǎn)速傳感器實(shí)驗(yàn)、輸出模擬信號(hào)的角度傳感器實(shí)驗(yàn)和PWM輸出實(shí)驗(yàn)驗(yàn)證儀表的功能。 RTOS平臺(tái)的構(gòu)建，降低了軟件設(shè)計(jì)的復(fù)雜度，提高了系統(tǒng)的實(shí)時(shí)性和靈活性，縮短了開發(fā)周期。經(jīng)過實(shí)驗(yàn)驗(yàn)證，該儀表能夠準(zhǔn)確測(cè)定頻率信號(hào)、模擬信號(hào)及數(shù)字信號(hào)。
上傳時(shí)間： 2013-04-24
上傳用戶：1234567890qqq
自上世紀(jì)90年代Linux首次應(yīng)用于嵌入式系統(tǒng)，至今已過了近10年。10年間，隨著芯片技術(shù)、總線技術(shù)以及計(jì)算機(jī)技術(shù)的發(fā)展，嵌入式處理器也從8位單片機(jī)時(shí)代發(fā)展到了如今高低端處理器百花齊放的時(shí)代。32位、16位處理器的價(jià)格不再是那么高不可攀。在這種背景下，本課題擬研究一種適用于小規(guī)?，F(xiàn)場(chǎng)的，低成本的，具有RS-232C和CAN總線通訊方式且可在線進(jìn)行軟件更新的監(jiān)控系統(tǒng)。 現(xiàn)今，很多監(jiān)控系統(tǒng)都以裝有微軟操作系統(tǒng)的IPC作為監(jiān)督平臺(tái)，以單片機(jī)、PLC、DSP等作為DDC控制器，通過串口等方式通訊。其開發(fā)周期短，但成本總體較高，通訊方式單一。 本課題首先對(duì)幾種嵌入式處理器和嵌入式操作系統(tǒng)進(jìn)行比較，確定了以ARM核的處理器和Linux作為本監(jiān)督平臺(tái)的處理器和操作系統(tǒng)；其次研究了Linux在ARM上的移植以及運(yùn)行過程，包括引導(dǎo)加載程序vivi、Linux2.6內(nèi)核、根文件系統(tǒng)、各種外設(shè)(包括觸摸屏與以太網(wǎng)等)驅(qū)動(dòng)程序的移植，以及基于Qt/E的串口通訊的圖形用戶界面的開發(fā)；最后對(duì)CAN總線以及RS-232C通訊方式在ARM7核的處理器及單片機(jī)上的應(yīng)用進(jìn)行研究。 基于以上研究開發(fā)的監(jiān)控系統(tǒng)的監(jiān)督平臺(tái)以S3C2410處理器為核心，以Linux2.6內(nèi)核為操作系統(tǒng)，以觸摸屏為主要人機(jī)界面，具有RS-232C和以太網(wǎng)通訊方式，其成本較低，體積較小，功能較為靈活；其DDC控制器由基于STC5410AD和ARM7核的LPC2119的兩塊控制板以及一塊RS-232C與CAN總線轉(zhuǎn)換板組成，其控制功能更加強(qiáng)大，通訊方式也更加多樣化；另外，監(jiān)督平臺(tái)與DDC控制器均可在線更新程序，降低了系統(tǒng)維護(hù)難度。 經(jīng)過實(shí)踐調(diào)試，本監(jiān)控系統(tǒng)的軟硬件均工作正常，實(shí)現(xiàn)了預(yù)期目標(biāo)。本監(jiān)控系統(tǒng)可應(yīng)用于電力、化工、機(jī)電等多個(gè)領(lǐng)域的現(xiàn)場(chǎng)，具有較強(qiáng)的通用性。
標(biāo)簽： Linux ARM 監(jiān)控 系統(tǒng)研究
上傳時(shí)間： 2013-07-08
上傳用戶：zhch602
近年來，隨著計(jì)算機(jī)、微電子、通信及網(wǎng)絡(luò)技術(shù)、信息技術(shù)的發(fā)展、數(shù)字化產(chǎn)品的普及，嵌入式系統(tǒng)滲透到了各個(gè)領(lǐng)域，已經(jīng)成為計(jì)算機(jī)領(lǐng)域的一個(gè)重要組成部分，成為新興的研究熱點(diǎn)，嵌入式軟件也在整個(gè)軟件產(chǎn)業(yè)中占據(jù)了重要地位。一個(gè)好的調(diào)試工具對(duì)軟件產(chǎn)品質(zhì)量和開發(fā)周期的促進(jìn)作用是不言而喻的，使得嵌入式調(diào)試工具成為了人們關(guān)注的重點(diǎn)。目前使用集成開發(fā)環(huán)境配合JTAG調(diào)試器進(jìn)行開發(fā)是目前采用最多的一種嵌入式軟件開發(fā)調(diào)試方式。國內(nèi)在JTAG調(diào)試器開發(fā)領(lǐng)域中相對(duì)落后，普遍采用的是國外的工具產(chǎn)品。因此開發(fā)功能強(qiáng)大的嵌入式調(diào)試系統(tǒng)具有重要的實(shí)際意義。 當(dāng)前嵌入式系統(tǒng)中尤其流行和值得關(guān)注的是ARM系列的嵌入式處理器。為此本課題的目標(biāo)就是設(shè)計(jì)并實(shí)現(xiàn)一個(gè)應(yīng)用于ARM平臺(tái)的JTAG調(diào)試系統(tǒng)。GDB是一個(gè)源碼開放的功能強(qiáng)大的調(diào)試器，可以調(diào)試各種程序，包括 C、C++、JAvA、PASCAL、FORAN和一些其它的語言，還包括GNU所支持的所有微處理器的匯編語言。此外GDB同目標(biāo)板交換信息的能力相當(dāng)強(qiáng)，勝過絕大多數(shù)的商業(yè)調(diào)試內(nèi)核，因此使用GDB不僅能夠保證強(qiáng)大的調(diào)試功能，同時(shí)可以降低調(diào)試系統(tǒng)的開發(fā)成本。為此本課題在對(duì)邊界掃描協(xié)議、ARM7TDMI片上仿真器Embedded-ICE和GDB遠(yuǎn)程調(diào)試協(xié)議RSP做了深入研究的基礎(chǔ)上，實(shí)現(xiàn)了GDB調(diào)試器對(duì)嵌入式JTAG調(diào)試的支持。此外設(shè)計(jì)中還把可重夠計(jì)算技術(shù)引入到硬件JTAG協(xié)議轉(zhuǎn)換器的開發(fā)設(shè)計(jì)中，使調(diào)試器硬件資源可復(fù)用、易于升級(jí)，并大大提高了數(shù)據(jù)的傳輸速度。從而實(shí)現(xiàn)了一個(gè)低成本的、高效的、支持源代碼級(jí)調(diào)試的JTAG調(diào)試系統(tǒng)。
標(biāo)簽： 嵌入式 調(diào)試系統(tǒng)
上傳時(shí)間： 2013-08-04
上傳用戶：huangld
隨著3G網(wǎng)絡(luò)建設(shè)的展開，移動(dòng)用戶數(shù)量逐漸增加，用戶和運(yùn)營(yíng)商對(duì)網(wǎng)絡(luò)的質(zhì)量和覆蓋要求也越來越高。而在實(shí)際工作中，基站成本在網(wǎng)絡(luò)投資中占有很大比例，并且基站選址是建網(wǎng)的主要難題之一。同基站相比，直放站以其性價(jià)比高、建設(shè)周期短等優(yōu)點(diǎn)在我國移動(dòng)網(wǎng)絡(luò)上有著大量的應(yīng)用。目前，直放站已成為提高運(yùn)營(yíng)商網(wǎng)絡(luò)質(zhì)量、解決網(wǎng)絡(luò)盲區(qū)或弱區(qū)問題、增強(qiáng)網(wǎng)絡(luò)覆蓋的主要手段之一。但由于傳統(tǒng)的模擬直放站受周邊環(huán)境因素影響較大、抗干擾能力較差、傳輸距離受限、功放效率低，同時(shí)設(shè)備間沒有統(tǒng)一的協(xié)議規(guī)范，無法滿足系統(tǒng)廠商與直放站廠商的兼容，所以移動(dòng)通信市場(chǎng)迫切需要通過數(shù)字化來解決這些問題。 本文正是以設(shè)計(jì)新型數(shù)字化直放站為目標(biāo)，以實(shí)現(xiàn)數(shù)字中頻系統(tǒng)為研究重心，圍繞數(shù)字中頻的相關(guān)技術(shù)而展開研究。 文章介紹了數(shù)字直放站的研究背景和國內(nèi)外的研究現(xiàn)狀，闡述了數(shù)字直放站系統(tǒng)的設(shè)計(jì)思想及總體實(shí)現(xiàn)框圖，并對(duì)數(shù)字直放站數(shù)字中頻部分進(jìn)行了詳細(xì)的模塊劃分。針對(duì)其中的數(shù)字上下變頻模塊設(shè)計(jì)所涉及到的相關(guān)技術(shù)作詳細(xì)介紹，涉及到的理論主要有信號(hào)采樣理論、整數(shù)倍內(nèi)插和抽取理論等，在理論基礎(chǔ)上闡述了一些具體模塊的高效實(shí)現(xiàn)方案，最終利用FPGA實(shí)現(xiàn)了數(shù)字變頻模塊的設(shè)計(jì)。 在數(shù)字直放站系統(tǒng)中，降低峰均比是提高功放工作效率的關(guān)鍵技術(shù)之一。本文首先概述了降低峰均比的三類算法，然后針對(duì)目前常用的幾種算法進(jìn)行了仿真分析，最后在綜合考慮降低峰均比效果與實(shí)現(xiàn)復(fù)雜度的基礎(chǔ)上，提出了改進(jìn)的二次限幅算法。通過仿真驗(yàn)證算法的有效性后，針對(duì)其中的噪聲整形濾波器提出了“先分解，再合成”的架構(gòu)實(shí)現(xiàn)方式，并指出其中間級(jí)窄帶濾波器采用內(nèi)插級(jí)聯(lián)的方式實(shí)現(xiàn)，最后整個(gè)算法在FPGA上實(shí)現(xiàn)。 在軟件無線電思想的指導(dǎo)下，本文利用系統(tǒng)級(jí)的設(shè)計(jì)方法完成了WCDMA數(shù)字直放站中頻系統(tǒng)設(shè)計(jì)。遵照3GPP等相關(guān)標(biāo)準(zhǔn)，完成了系統(tǒng)的仿真測(cè)試和實(shí)物測(cè)試。最后得出結(jié)論：該系統(tǒng)實(shí)現(xiàn)了WCDMA數(shù)字直放站數(shù)字中頻的基本功能，并可保證在現(xiàn)有硬件不變的基礎(chǔ)上實(shí)現(xiàn)不同載波間平滑過渡、不同制式間輕松升級(jí)。
標(biāo)簽： WCDMA 數(shù)字 下變頻 直放站
上傳時(shí)間： 2013-04-24
上傳用戶：趙安qw
文章開篇提出了開發(fā)背景。認(rèn)為現(xiàn)在所廣泛應(yīng)用的開關(guān)電源都是基于傳統(tǒng)的分立元件組成的。它的特點(diǎn)是頻率范圍窄、電力小、功能少、器件多、成本較高、精度低，對(duì)不同的客戶要求來“量身定做”不同的產(chǎn)品，同時(shí)幾乎沒有通用性和可移植性。在電子技術(shù)飛速發(fā)展的今天，這種傳統(tǒng)的模擬開關(guān)電源已經(jīng)很難跟上時(shí)代的發(fā)展步伐。 隨著DSP、ASIC等電子器件的小型化、高速化，開關(guān)電源的控制部分正在向數(shù)字化方向發(fā)展。由于數(shù)字化，使開關(guān)電源的控制部分的智能化、零件的共通化、電源的動(dòng)作狀態(tài)的遠(yuǎn)距離監(jiān)測(cè)成為了可能，同時(shí)由于它的智能化、零件的共通化使得它能夠靈活地應(yīng)對(duì)不同客戶的需求，這就降低了開發(fā)周期和成本。依靠現(xiàn)代數(shù)字化控制和數(shù)字信號(hào)處理新技術(shù)，數(shù)字化開關(guān)電源有著廣闊的發(fā)展空間。 在數(shù)字化領(lǐng)域的今天，最后一個(gè)沒有數(shù)字化的堡壘就是電源領(lǐng)域。近年來，數(shù)字電源的研究勢(shì)頭與日俱增，成果也越來越多。雖然目前中國制造的開關(guān)電源占了世界市場(chǎng)的80％以上，但都是傳統(tǒng)的比較低端的模擬電源。高端市場(chǎng)上幾乎沒有我們份額。 本論文研究的主要內(nèi)容是在傳統(tǒng)開關(guān)電源模擬調(diào)節(jié)器的基礎(chǔ)上，提出了一種新的數(shù)字化調(diào)節(jié)器方案，即基于DSP和FPGA的數(shù)字化PID調(diào)節(jié)器。論文對(duì)系統(tǒng)方案和電路進(jìn)行了較為具體的設(shè)計(jì)，并通過測(cè)試取得了預(yù)期結(jié)果。測(cè)試證明該方案能夠適合本行業(yè)時(shí)代發(fā)展的步伐，使系統(tǒng)電路更簡(jiǎn)單，精度更高，通用性更強(qiáng)。同時(shí)該方案也可用于相關(guān)領(lǐng)域。 本文首先分析了國內(nèi)外開關(guān)電源發(fā)展的現(xiàn)狀，以及研究數(shù)字化開關(guān)電源的意義。然后提出了數(shù)字化開關(guān)電源的總體設(shè)計(jì)框圖和實(shí)現(xiàn)方案，并與傳統(tǒng)的開關(guān)電源做了較為詳細(xì)的比較。本論文的設(shè)計(jì)方案是采用DSP技術(shù)和FPGA技術(shù)來做數(shù)字化PID調(diào)節(jié)，通過數(shù)字化PID算法產(chǎn)生PWM波來控制斬波器，控制主回路。從而取代傳統(tǒng)的模擬PID調(diào)節(jié)器，使電路更簡(jiǎn)單，精度更高，通用性更強(qiáng)。傳統(tǒng)的模擬開關(guān)電源是將電流電壓反饋信號(hào)做PID調(diào)節(jié)后--分立元器件構(gòu)成，采用專用脈寬調(diào)制芯片實(shí)現(xiàn)PWM控制。電流反饋信號(hào)來自主回路的電流取樣，電壓反饋信號(hào)來自主回路的電壓采樣。再將這兩個(gè)信號(hào)分別送至電流調(diào)節(jié)器和電壓調(diào)節(jié)器的反相輸入端，用來實(shí)現(xiàn)閉環(huán)控制。同時(shí)用來保證系統(tǒng)的穩(wěn)定性及實(shí)現(xiàn)系統(tǒng)的過流過壓保護(hù)、電流和電壓值的顯示。電壓、電流的給定信號(hào)則由單片機(jī)或電位器提供。再次，文章對(duì)各個(gè)模塊從理論和實(shí)際的上都做了仔細(xì)的分析和設(shè)計(jì)，并給出了具體的電路圖，同時(shí)寫出了軟件流程圖以及設(shè)計(jì)中應(yīng)該注意的地方。整個(gè)系統(tǒng)由DSP板和ADC板組成。DSP板完成PWM生成、PID運(yùn)算、環(huán)境開關(guān)量檢測(cè)、環(huán)境開關(guān)量生成以及本地控制。ADC板主要完成前饋電壓信號(hào)采集、負(fù)載電壓信號(hào)采集、負(fù)載電流信號(hào)采集、以及對(duì)信號(hào)的一階數(shù)字低通濾波。由于整個(gè)系統(tǒng)是閉環(huán)控制系統(tǒng)，要求采樣速率相當(dāng)高。本系統(tǒng)采用FPGA來控制ADC，這樣就避免了高速采樣占用系統(tǒng)資源的問題，減輕了DSP的負(fù)擔(dān)。DSP可以將讀到的ADC信號(hào)做PID調(diào)節(jié)，從而產(chǎn)生PWM波來控制逆變橋的開關(guān)速率，從而達(dá)到閉環(huán)控制的目的。 最后，對(duì)數(shù)字化開關(guān)電源和模擬開關(guān)電源做了對(duì)比測(cè)試，得出了預(yù)期結(jié)論。同時(shí)也提出了一些需要改進(jìn)的地方，認(rèn)為該方案在其他相關(guān)行業(yè)中可以廣泛地應(yīng)用。模擬控制電路因?yàn)槭褂迷S多零件而需要很大空間，這些零件的參數(shù)值還會(huì)隨著使用時(shí)間、溫度和其它環(huán)境條件的改變而變動(dòng)并對(duì)系統(tǒng)穩(wěn)定性和響應(yīng)能力造成負(fù)面影響。數(shù)字電源則剛好相反，同時(shí)數(shù)字控制還能讓硬件頻繁重復(fù)使用、加快上市時(shí)間以及減少開發(fā)成本與風(fēng)險(xiǎn)。在當(dāng)前對(duì)產(chǎn)品要求體積小、智能化、共通化、精度高和穩(wěn)定度好等前提條件下，數(shù)字化開關(guān)電源有著廣闊的發(fā)展空間。本系統(tǒng)來基本上達(dá)到了設(shè)計(jì)要求。能夠滿足較高精度的設(shè)計(jì)要求。但對(duì)于高精度數(shù)字化電源，系統(tǒng)還有值得改進(jìn)的地方，比如改進(jìn)主控器，提高參考電壓的精度，提高采樣器件的精度等，都可以提高系統(tǒng)的精度。 本系統(tǒng)涉及電子、通信和測(cè)控等技術(shù)領(lǐng)域，將數(shù)字PID算法與電力電子技術(shù)、通信技術(shù)等有機(jī)地結(jié)合了起來。本系統(tǒng)的設(shè)計(jì)方案不僅可以用在電源控制器上，只要是相關(guān)的領(lǐng)域都可以采用。
標(biāo)簽： FPGA DSP 數(shù)字化 開關(guān)電源
上傳時(shí)間： 2013-06-21
上傳用戶：498732662
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
