本人編寫的FPGA光電編碼器輸入模塊,沒有實驗,但仿真基本實現,希望有參考價值.
標簽： FPGA 光電編碼器 輸入 模塊
上傳時間： 2013-09-03
上傳用戶：s363994250
論文格式，內含Viterbi編解碼器的完整vhdl代碼，文件為.nh格式
標簽： Viterbi vhdl 編解碼器 代碼
上傳用戶：qiaoyue
基于CPLD-FPGA的半整數分頻器的設計，用于設計EDA
標簽： CPLD-FPGA 整數 分頻器
上傳用戶：pioneer_lvbo
數控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語言描述，集成在一個模塊中，提供VHDL源程序供大家學習和討論。\r\n
標簽： VHDL 寄存器 數控振蕩器 加法器
上傳時間： 2013-09-04
上傳用戶：a471778
半整數分頻器電路的VHDL源程序，供大家學習和討論。\r\n
標簽： VHDL 源程序 整數 分頻器
上傳用戶：fdfadfs
JTAG仿真器CPLD
標簽： JTAG CPLD 仿真器
上傳時間： 2013-09-05
上傳用戶：xuanjie
利用FPGA實現的可編程綜合采樣器\r\nAProgrammableIntegratedSamplerUsingFPGA
標簽： FPGA 可編程 采樣
上傳時間： 2013-09-06
上傳用戶：z754970244
viterbi譯碼器的一種fpga實現.是一個cs252\r\n的project的result\r\n供大家研究用
標簽： viterbi fpga 譯碼器
上傳用戶：dsgkjgkjg
D-06 ALLEGRO 是通用型的GSM撥號器和控制器，它既可以用于家庭又可以用于工業自動控制，用于安全防范或遠程數據傳輸工程，觸發任何一個輸入端將會使得該裝置以短信的方式發送報告到已編好程的電話號碼上或直接打電話，通過發送特定的短信到該裝置上，你可以打開或關閉遠端控制輸出端。基本設定是，GD-06提供4個輸入觸發端和3個輸出端。 可以通過對該裝置發送短信進行編程或通過互聯網用捷豹GSMLINK網頁進行編程。 專業模式允許所有的輸入和輸出端的全面編程，觸發監聽模式，GPRS數據通訊和模擬數據發送。
標簽： ALLEGRO GSM GD 06
上傳時間： 2013-10-22
上傳用戶：panjialaodi
15.2 已經加入了有關貫孔及銲點的Z軸延遲計算功能. 先開啟 Setup - Constraints - Electrical constraint sets 下的 DRC 選項. 點選 Electrical Constraints dialog box 下 Options 頁面 勾選 Z-Axis delay欄.
標簽： Allegro 15.2 SPB
上傳時間： 2013-10-08
上傳用戶：王慶才
蟲蟲下載站版權所有 京ICP備2021023401號-1
<li id="iw24q"></li>
