亚洲精品自拍偷拍,欧美第一精品,久久精品99国产精品日本

陰極

反激式控制器改善了多輸出應(yīng)用的交叉調(diào)節(jié)性能

反激式轉(zhuǎn)換器通常應(yīng)用於具有多個(gè)輸出電壓並要求中低輸出功率的電源。配合采用一個(gè)反激式轉(zhuǎn)換器，多輸出僅增加極少的成本或復(fù)雜度––– 每個(gè)額外的輸出僅要求另一個(gè)變壓器繞組、整流器和輸出濾波電容器。

標(biāo)簽： 反激式控制器輸出調(diào)節(jié) 性能

上傳時(shí)間： 2013-11-22

上傳用戶：3294322651
面向小面積和大面積光電二極管的低躁聲放大器

光電二極管可分為兩類：具高電容 (30pF 至 3000pF)的大面積光電二極管和具相對較低電容 (10pF 或更小)的較小面積光電二極管

標(biāo)簽： 光電二極管低躁聲放大器

上傳時(shí)間： 2013-11-21

上傳用戶：firstbyte
理想二極管提供了針對電源布線錯(cuò)誤的保護(hù)作用

高可用性繫統(tǒng)常常采用雙路饋送功率分配，旨在實(shí)現(xiàn)冗餘並增強(qiáng)系統(tǒng)的可靠性。“或”二極管把兩路電源一起連接在負(fù)載點(diǎn)上，最常用的是肖特基二極管，目的在於實(shí)現(xiàn)低損耗

標(biāo)簽： 理想二極管保護(hù) 電源布線錯(cuò)誤

上傳時(shí)間： 2013-10-19

上傳用戶：BOBOniu
透過MOSFET電壓電流最佳化控制傳導(dǎo)性及輻射性EMI

經(jīng)由改變外部閘極電阻(gate resistors)或增加一個(gè)跨在汲極(drain)和源極(source)的小電容來調(diào)整MOSFET的di/dt和dv/dt，去觀察它們?nèi)绾螌MI產(chǎn)生影響。然後我們可了解到如何在效率和EMI之間取得平衡。我們拿一個(gè)有著單組輸出+12V/4.1A及初級側(cè)MOSFET AOTF11C60 (αMOSII/11A/600V/TO220F) 的50W電源轉(zhuǎn)接器(adapter)來做傳導(dǎo)性及輻射性EMI測試。

標(biāo)簽： MOSFET EMI 電壓電流控制

上傳時(shí)間： 2014-09-08

上傳用戶：swing
可替代整合型MOSFET的獨(dú)立元件

在電源設(shè)計(jì)中，工程人員時(shí)常會面臨控制 IC 驅(qū)動電流不足的問題，或者因?yàn)殚l極驅(qū)動損耗導(dǎo)致控制 IC 功耗過大。為解決這些問題，工程人員通常會採用外部驅(qū)動器。目前許多半導(dǎo)體廠商都有現(xiàn)成的 MOSFET 積體電路驅(qū)動器解決方案，但因?yàn)槌杀究剂浚こ處熗鶗x擇比較低價(jià)的獨(dú)立元件。

標(biāo)簽： MOSFET 獨(dú)立元件

上傳時(shí)間： 2013-11-19

上傳用戶：阿譚電器工作室
DDR記憶體電源

CMOS 邏輯系統(tǒng)的功耗主要與時(shí)脈頻率、系統(tǒng)內(nèi)各閘極輸入電容及電源電壓有關(guān)，裝置尺寸縮小後，電源電壓也隨之降低，使得閘極大幅降低功耗。這種低電壓裝置擁有更低的功耗和更高的運(yùn)作速度，因此系統(tǒng)時(shí)脈頻率可升高至 Ghz 範(fàn)圍。

標(biāo)簽： DDR 記憶體電源

上傳時(shí)間： 2013-10-14

上傳用戶：immanuel2006
PCB阻抗匹配計(jì)算工具（附教程）

附件是一款PCB阻抗匹配計(jì)算工具，點(diǎn)擊CITS25.exe直接打開使用，無需安裝。附件還帶有PCB連板的一些計(jì)算方法，連板的排法和PCB聯(lián)板的設(shè)計(jì)驗(yàn)驗(yàn)。 PCB設(shè)計(jì)的經(jīng)驗(yàn)建議: 1.一般連板長寬比率為1：1~2.5：1,同時(shí)注意For FuJi Machine:a.最大進(jìn)板尺寸為:450*350mm, 2.針對有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位. 3.連板方向以同一方向?yàn)閮?yōu)先,考量對稱防呆,特殊情況另作處理. 4.連板掏空長度超過板長度的1/2時(shí),需加補(bǔ)強(qiáng)邊. 5.陰陽板的設(shè)計(jì)需作特殊考量. 6.工藝邊需根據(jù)實(shí)際需要作設(shè)計(jì)調(diào)整,軌道邊一般不少於6mm,實(shí)際中需考量板邊零件的排布,軌道設(shè)備正常卡壓距離為不少於3mm,及符合實(shí)際要求下的連板經(jīng)濟(jì)性. 7.FIDUCIAL MARK或稱光學(xué)定位點(diǎn),一般設(shè)計(jì)在對角處,為2個(gè)或4個(gè),同時(shí)MARK點(diǎn)面需平整,無氧化,脫落現(xiàn)象;定位孔設(shè)計(jì)在板邊,為對稱設(shè)計(jì),一般為4個(gè),直徑為3mm,公差為±0.01inch. 8.V-cut深度需根據(jù)連板大小及基板板厚考量,角度建議為不少於45°. 9.連板設(shè)計(jì)的同時(shí),需基於基板的分板方式考量<人工(治具)還是使用分板設(shè)備>. 10.使用針孔(郵票孔)聯(lián)接：需請考慮斷裂后的毛刺,及是否影響COB工序的Bonding機(jī)上的夾具穩(wěn)定工作,還應(yīng)考慮是否有無影響插件過軌道,及是否影響裝配組裝.

標(biāo)簽： PCB 阻抗匹配計(jì)算工具教程

上傳時(shí)間： 2014-12-31

上傳用戶：sunshine1402
PCB阻抗匹配計(jì)算工具（附教程）

附件是一款PCB阻抗匹配計(jì)算工具，點(diǎn)擊CITS25.exe直接打開使用，無需安裝。附件還帶有PCB連板的一些計(jì)算方法，連板的排法和PCB聯(lián)板的設(shè)計(jì)驗(yàn)驗(yàn)。 PCB設(shè)計(jì)的經(jīng)驗(yàn)建議: 1.一般連板長寬比率為1：1~2.5：1,同時(shí)注意For FuJi Machine:a.最大進(jìn)板尺寸為:450*350mm, 2.針對有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位. 3.連板方向以同一方向?yàn)閮?yōu)先,考量對稱防呆,特殊情況另作處理. 4.連板掏空長度超過板長度的1/2時(shí),需加補(bǔ)強(qiáng)邊. 5.陰陽板的設(shè)計(jì)需作特殊考量. 6.工藝邊需根據(jù)實(shí)際需要作設(shè)計(jì)調(diào)整,軌道邊一般不少於6mm,實(shí)際中需考量板邊零件的排布,軌道設(shè)備正常卡壓距離為不少於3mm,及符合實(shí)際要求下的連板經(jīng)濟(jì)性. 7.FIDUCIAL MARK或稱光學(xué)定位點(diǎn),一般設(shè)計(jì)在對角處,為2個(gè)或4個(gè),同時(shí)MARK點(diǎn)面需平整,無氧化,脫落現(xiàn)象;定位孔設(shè)計(jì)在板邊,為對稱設(shè)計(jì),一般為4個(gè),直徑為3mm,公差為±0.01inch. 8.V-cut深度需根據(jù)連板大小及基板板厚考量,角度建議為不少於45°. 9.連板設(shè)計(jì)的同時(shí),需基於基板的分板方式考量<人工(治具)還是使用分板設(shè)備>. 10.使用針孔(郵票孔)聯(lián)接：需請考慮斷裂后的毛刺,及是否影響COB工序的Bonding機(jī)上的夾具穩(wěn)定工作,還應(yīng)考慮是否有無影響插件過軌道,及是否影響裝配組裝.

標(biāo)簽： PCB 阻抗匹配計(jì)算工具教程

上傳時(shí)間： 2013-10-15

上傳用戶：3294322651
電路板維修相關(guān)技術(shù)資料

電路板故障分析維修方式介紹 ASA維修技術(shù) ICT維修技術(shù) 沒有線路圖,無從修起電路板太複雜,維修困難維修經(jīng)驗(yàn)及技術(shù)不足無法維修的死板,廢棄可惜送電中作動態(tài)維修,危險(xiǎn)性極高備份板太多,積壓資金送國外維修費(fèi)用高,維修時(shí)間長對老化零件無從查起無法預(yù)先更換維修速度及效率無法提升,造成公司負(fù)擔(dān),客戶埋怨投資大量維修設(shè)備,操作複雜,績效不彰

標(biāo)簽： 電路板維修技術(shù)資料

上傳時(shí)間： 2013-11-09

上傳用戶：chengxin
IC封裝製程簡介(IC封裝制程簡介)

半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場合非常廣泛，圖一是常見的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導(dǎo)體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。從半導(dǎo)體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當(dāng)引發(fā)過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。圖四是常見的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負(fù)極的腳上，經(jīng)由銲線連接正極的腳。當(dāng)LED通過正向電流時(shí)，晶片會發(fā)光而使LED發(fā)亮，如圖六所示。半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱為IC封裝製程，又可細(xì)分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡介這兩段的製造程序。

標(biāo)簽： 封裝 IC封裝制程

上傳時(shí)間： 2013-11-04

上傳用戶：372825274