加密算法一直在信息安全領(lǐng)域起著極其重要的作用,它直接影響著國家的安全和發(fā)展.隨著計算機(jī)技術(shù)的飛速發(fā)展,原有的數(shù)據(jù)加密標(biāo)準(zhǔn)(DES)已不能滿足人們的保密要求.在未來的20年內(nèi),高級數(shù)據(jù)加密標(biāo)準(zhǔn)(AES)將替代DES成為新的數(shù)據(jù)加密標(biāo)準(zhǔn).在不對原有應(yīng)用系統(tǒng)作大的改動的情況下,3-DES算法有了很大的生存空間.該文介紹了DES和3-DES算法的概要,給出了一種電路實現(xiàn)模型,并基于XILINX公司的FPGA器件設(shè)計了IP核,介紹了I P核設(shè)計中主要模塊的設(shè)計方法.最后對該IP核進(jìn)行了分析,給出它的性能參數(shù).該課題系統(tǒng)地論述了基3-DES算法的密碼IP核設(shè)計全過程.文章首先闡述了該設(shè)計的課題背景,給出了使用VHDL方法設(shè)計密碼電路的特點和研究思路和特點,然后對IP核的設(shè)計環(huán)境和密碼算法進(jìn)行了介紹.在此基礎(chǔ)上,詳細(xì)討論了3-DES算法的密碼芯片設(shè)計方法和各個電路模塊實現(xiàn)的結(jié)構(gòu)圖,包括算法電路、譯碼電路、接口電路和控制模塊電路等.通過對各個模塊設(shè)計的介紹,闡明了使用VHDL語言設(shè)計專用集成電路的原理和特點.
上傳時間: 2013-04-24
上傳用戶:萌萌噠小森森
義隆單片機(jī)應(yīng)用算法例子,有加減X除,歡迎交流
標(biāo)簽: 義隆 單片機(jī)應(yīng)用 算法
上傳時間: 2013-04-24
上傳用戶:西伯利亞狼
微電子技術(shù)的發(fā)展,特別是可編程邏輯器件的產(chǎn)生加速了電子設(shè)計技術(shù)的發(fā)展,現(xiàn)代電子設(shè)計技術(shù)的核心日趨轉(zhuǎn)向基于計算機(jī)的電子設(shè)計自動化技術(shù),即EDA技術(shù)。EDA技術(shù)采用的自頂向下設(shè)計流程代替了原有的自下而上設(shè)計流程,縮短了集成電路的開發(fā)周期,節(jié)省了開發(fā)費用,促進(jìn)了集成電路的發(fā)展。布局布線是計算機(jī)設(shè)計自動化的一個重要環(huán)節(jié),也是計算機(jī)輔助設(shè)計的一個重要課題,其性能的好壞直接影響到電子設(shè)計自動化技術(shù)的可靠性。 本文首先介紹了布局布線前的背景知識,然后對學(xué)術(shù)上成熟的VPR布局布線工具所采用的算法進(jìn)行了闡述,分別介紹用于布局的模擬退火算法和布線的A*迭代式迷宮搜索算法,最后重點研究了自動布線算法,并作出了以下改進(jìn);根據(jù)FPGA布線算法的需要對雙向啟發(fā)式搜索算法進(jìn)行了相應(yīng)的理論分析及改進(jìn);基于VPR實現(xiàn)了網(wǎng)線遞增排序方法,并與網(wǎng)線遞減排序進(jìn)行了比較;在原有的時序驅(qū)動布線啟發(fā)式函數(shù)中引入了面積約束條件以節(jié)約FPGA布線的面積。 通過對測試數(shù)據(jù)的分析比較,發(fā)現(xiàn):引入雙向啟發(fā)式搜索算法能大大增加布線拆線的速度;遞增有序比遞減有序布線減少了運行時間;時序驅(qū)動布線算法中引入面積約束后,大大減少了布線面積。
上傳時間: 2013-07-17
上傳用戶:yxgi5
在信道編碼的發(fā)展進(jìn)程中,編碼研究人員一直致力于追尋性能盡可能的接近Shannon極限,且譯碼復(fù)雜度較低的信道編碼方案。1993年Berrou等提出了Turbo碼,這種碼在接近香農(nóng)極限的低信噪比下仍能夠獲得較低的誤碼率,它的出現(xiàn)在編碼界引起了廣泛的關(guān)注,并成為編碼研究領(lǐng)域最新的發(fā)展方向之一。但Turbo碼也有其缺點,由于交織器的存在,致使譯碼復(fù)雜度高,譯碼時延長且因為低碼重碼字,存在錯誤平臺現(xiàn)象。在Turbo碼的基礎(chǔ)上,1994年,Pyndiah等提出了Turbo乘積碼,Turbo乘積碼繼承了Turbo碼的優(yōu)點,又因為Turbo乘積碼的構(gòu)造采用了線性分組碼,所以譯碼方法比Turbo碼簡單。Turbo乘積碼近年來開始被廣泛到應(yīng)用到各種通信場合,大有取代傳統(tǒng)的卷積碼之勢。 本文首先圍繞Turbo乘積碼的編譯碼原理,闡述了涉及到的基礎(chǔ)知識;又據(jù)Turbo乘積碼目前的應(yīng)用狀況,回顧了Turbo碼的發(fā)展歷史;其次,根據(jù)Turbo乘積碼的構(gòu)造原理,探討了構(gòu)造的方法,交織類型,子碼的選擇及子碼的性能;再次,研究了Turbo乘積碼的概率譯碼,基于外信息的迭代算法,研究了Chase的譯碼算法;最后通過軟件仿真實現(xiàn)了該迭代譯碼算法,得到的結(jié)果達(dá)到了通信接收的要求。 本文還初步的闡述了Turbo乘積碼硬件實現(xiàn)系統(tǒng)的設(shè)計方案。據(jù)實際工作中碰到的非標(biāo)準(zhǔn)信號,給出了整體模塊設(shè)計圖,及相應(yīng)模塊的功能和模塊問連接的各種參數(shù)。并實現(xiàn)了模態(tài)下的同步搜索和去除相位模糊功能。最后根據(jù)研究中碰到的各種問題,提出了下一步工作建議和研究方向。
上傳時間: 2013-07-02
上傳用戶:ndyyliu
雙基地合成孔徑雷達(dá)(簡稱雙基地SAR或Bistatic SAR)是一種新的成像雷達(dá),也是當(dāng)今SAR技術(shù)的一個發(fā)展方向,在軍用及民用領(lǐng)域都具有良好的應(yīng)用前景,近年來成為研究的熱點。本文則側(cè)重于研究雙基地SAR的距離一多普勒(R-D)成像算法的實現(xiàn)。 在雙基地SAR系統(tǒng)及成像算法的研究方面,推導(dǎo)了雙基地SAR的系統(tǒng)分辨特性及雷達(dá)方程,分析了主要系統(tǒng)參數(shù)之間的約束關(guān)系。針對正側(cè)視機(jī)載雙基地SAR系統(tǒng),本文對距離一多普勒算法進(jìn)行了推廣。最后得到點目標(biāo)的仿真結(jié)果。 在成像算法的FPGA實現(xiàn)上,在System Generator環(huán)境下對算法進(jìn)行定點仿真。完成距離一多普勒成像算法的硬件實現(xiàn),其中包括了FFT快速傅立葉變換、硬件乘法器、:Rocket I/O接口設(shè)計、DCM數(shù)字時鐘管理等主要部分。針對硬件實現(xiàn)的特點,對算法的部分運算進(jìn)行了簡化。 為了對算法實現(xiàn)進(jìn)行驗證,設(shè)計開發(fā)了該算法的硬件測試平臺。主要基于ML310評估板上XC2VP30芯片中嵌入的Power PC 405,完成其硬件部分的設(shè)計,主要包括了Aurora協(xié)議接口、RS-232串行接口、DDR RAM接口以及其它如中斷、時鐘等部分。
上傳時間: 2013-07-26
上傳用戶:是王洪文
本文的目的就是研究如何應(yīng)用FPGA這種大規(guī)模的可編程邏輯器件實現(xiàn)CCD(Charge Coupled Device,電荷耦合器件)數(shù)字圖像的實時采集及預(yù)處理。基于對實時圖像處理系統(tǒng)的研究與設(shè)計,本文主要研究工作及成果如下: 1.本論文詳細(xì)的介紹了圖像采集卡的結(jié)構(gòu)和基本工作原理。同時,針對高分辨率的CCD攝像機(jī),探討了有關(guān)點目標(biāo)與CCD像元一一對應(yīng)的圖像采集及其硬件和軟件設(shè)計方法。 2.本文分析了星圖中弱小目標(biāo)、噪聲以及背景的特點,給出了點目標(biāo)的場景圖像的數(shù)學(xué)模型及復(fù)雜背景下點目標(biāo)檢測的預(yù)處理方法。針對星圖灰度分布的特點,采用高斯低通濾波算法和高通濾波算法對星圖進(jìn)行預(yù)處理,同時還對圖像掃描聚類算法進(jìn)行了研究與分析。 3.數(shù)字信號處理器常常因為在復(fù)雜性、運算速度等方面的限制,難以實時的實現(xiàn)復(fù)雜的檢測算法。本文采用FPGA技術(shù),實現(xiàn)了復(fù)雜背景下弱點目標(biāo)的預(yù)處理算法,解決了計算、數(shù)據(jù)緩沖和存儲操作協(xié)調(diào)一致的問題,同時采用并行高密度加法器和流水線的工作方式,使整個系統(tǒng)的數(shù)據(jù)交換和處理速度得以很大的提高,合理的解決了資源和速度之間的相互制約問題,并在實際中取得滿意的結(jié)果。
上傳時間: 2013-07-03
上傳用戶:wang5829
隨著微電子技術(shù)的發(fā)展,可編程邏輯器件取得了迅速的發(fā)展,其功能日益強(qiáng)大,F(xiàn)PGA內(nèi)部可用邏輯資源飛速增長,近來推出的FPGA都針對數(shù)字信號處理的特點做了特定設(shè)計,集成了存儲器、鎖相環(huán)(PLL)、硬件乘法器、DSP模塊等,通過使用各個公司提供的FPGA開發(fā)軟件使用硬件描述語言,可以實現(xiàn)特定的信號處理算法,如FFT、FIR等算法,為電子設(shè)計工程師提供了新的選擇。實時圖像處理系統(tǒng)采用FPGA+DSP的結(jié)構(gòu)來完成整個復(fù)雜的圖像處理算法。將圖像處理算法進(jìn)行分類,F(xiàn)PGA和DSP份協(xié)作發(fā)揮各自的長處,對于算法實現(xiàn)簡單、運算量大、實時性高的這類處理過程由大容量高性能的FPGA實現(xiàn),DSP則用來處理經(jīng)過預(yù)處理后的圖像數(shù)據(jù),來運行算法結(jié)構(gòu)復(fù)雜,乘加運算多的算法。整個系統(tǒng)主要包括FPGA處理單元、DSP處理單元以及PCI接口通訊三個部分。主要取得的了以下的研究成果:(1)研究了FPGA的工作原理及應(yīng)用,完成了Stratix芯片的選型。設(shè)計了數(shù)字圖像處理板的電路原理圖和PCB設(shè)計圖。并對電路板進(jìn)行調(diào)試,工作正常。(2)完成了FPGA程序下載電纜的PCB電路設(shè)計,并調(diào)試成功,應(yīng)用到FPGA的調(diào)試下載配置中,取得了良好的實驗與經(jīng)濟(jì)效果。(3)充分利用FPGA的設(shè)計開發(fā)軟件與工具,完成了中值濾波、形態(tài)學(xué)濾波和自適應(yīng)閾值的FPGA實現(xiàn),并給出了詳細(xì)的實現(xiàn)過程。將算法下載到FPGA芯片,經(jīng)過試驗調(diào)試,達(dá)到要求。(4)研究了PCI接口通訊的實現(xiàn)方式,選用PCI9054芯片實現(xiàn)通訊,完成PCI接口電路設(shè)計,經(jīng)過調(diào)試,實現(xiàn)了中斷、DMA等方式,滿足了數(shù)據(jù)傳輸?shù)囊蟆#?)學(xué)習(xí)了C6701DSP芯片的工作特性以及內(nèi)部功能結(jié)構(gòu),完成了DSP外圍存儲器的擴(kuò)展、時鐘信號發(fā)生以及電源模塊等外圍電路的設(shè)計。
標(biāo)簽: FPGA DSP 紅外 圖像預(yù)處理
上傳時間: 2013-07-22
上傳用戶:Divine
AES是美國于2000年10月份確立的高級加密標(biāo)準(zhǔn),該標(biāo)準(zhǔn)的反饋鏈路模式AESCBC加密算法,用于在IPSec中替代DESCBC和3DESCBC。 加密是安全數(shù)據(jù)網(wǎng)絡(luò)的關(guān)鍵,要保證在公眾網(wǎng)上傳輸?shù)男畔⒉槐桓`取和偷聽,必須對數(shù)據(jù)進(jìn)行加密。在不影響網(wǎng)絡(luò)性能的前提下,快速實現(xiàn)數(shù)據(jù)加密/解密,對于開發(fā)高性能的安全路由器、安全網(wǎng)關(guān)等對數(shù)據(jù)處理速度要求高的通信設(shè)備具有重要的意義。 在目前可查詢的基于FPGA技術(shù)實現(xiàn)AESCBC的設(shè)計中,最快的加/解密速度達(dá)到700Mbps/400MHZ。商用CPU奔騰4主頻3.06,用匯編語言編寫程序,全部資源用于加密解密,最快的加密解密速度可以達(dá)到1.4Gbps。但根據(jù)國外測試結(jié)果表明,即使開發(fā)的路由器本身就基于高性能的雙64位MIPS網(wǎng)絡(luò)處理器,軟件加密解決方案僅能達(dá)到路由器所要求的最低吞吐速率600Mbps。 本文首先研究分析了目前幾種實現(xiàn)AESCBC的方法有缺點的情況下,在深入研究影響硬件快速實現(xiàn)AESCBC難點基礎(chǔ)上,設(shè)計出一種適應(yīng)于報文加密解密的硬件快速實現(xiàn)AESCBC的方案,在設(shè)計中采用加密解密和密鑰展開并行工作,實現(xiàn)了在線提供子密鑰。在解密中采用了雙隊列技術(shù),實現(xiàn)了報文解密和子密鑰展開協(xié)調(diào)工作,提高了解密速度。 本文在quartus全面仿真設(shè)計方案的基礎(chǔ)上,全面驗證了硬件實現(xiàn)AESCBC方案的正確性,全面分析了本設(shè)計加密解密的性能。并且針對設(shè)計中的流水線效率低的問題,提出改善流水線性能的方案,設(shè)計出報文級并行加密解密方案,并且給出了硬件實現(xiàn)VPN的初步方案。實現(xiàn)了單一模塊加密速度達(dá)到1.16Gbps,單一模塊解密速度達(dá)到900Mbps,多個模塊并行工作加密解密速度達(dá)到6.4Gbps。 論文最后給出了總結(jié)與展望。目前實現(xiàn)的AESCBC算法,只能通過仿真驗證其功能的正確性,還需要下載到芯片上做進(jìn)一步的驗證。要用硬件實現(xiàn)整個IPSec,還要進(jìn)一步開發(fā)基于FPGA的技術(shù)。總之,為了適應(yīng)路由器發(fā)展的需求,還有很多技術(shù)需要研究。
標(biāo)簽: AES_CBC FPGA 性能 實現(xiàn)研究
上傳時間: 2013-05-29
上傳用戶:wangzhen1990
作為一項正在興起的無線應(yīng)用服務(wù),無線局域網(wǎng)已在機(jī)場、校園、會議室、甚至在家庭都有所應(yīng)用.它正叩開高速無線數(shù)據(jù)業(yè)務(wù)市場的大門.目前,無線局域網(wǎng)仍處于眾多標(biāo)準(zhǔn)共存時期.每一標(biāo)準(zhǔn)的背后都有大公司或者大集團(tuán)的支持.在眾多無線局域網(wǎng)協(xié)議中IEEE802.11a協(xié)議是很有特色的一個,它的優(yōu)勢在于采用了正交頻分復(fù)用(OFDM)方式來傳輸數(shù)據(jù),該技術(shù)可幫助提高速度和改進(jìn)信號質(zhì)量,并可克服干擾,因此得到眾多關(guān)注.為了讓這種高速的局域網(wǎng)真正應(yīng)用到實際中,我們的項目就是要在硬件上實現(xiàn)基于IEEE802.11a協(xié)議的OFDM系統(tǒng)的發(fā)射機(jī)和接收機(jī),而本文的主要工作就是用FPGA實現(xiàn)這個系統(tǒng)的內(nèi)接收機(jī).內(nèi)接收機(jī)主要包括同步估計和信道估計.但是目前OFDM系統(tǒng)中包括同步、信道編碼、信道估計、用戶檢測、降低峰均比等一些關(guān)鍵技術(shù)在具體實現(xiàn)上還存在著一些困難.許多文獻(xiàn)對這些關(guān)鍵技術(shù)基本停留在理論上的討論,與具體的實現(xiàn)還存在很大的差距.因此本文通過研究同步和信道估計的多種算法的性能和其實現(xiàn)的復(fù)雜度,提出一種適合在IEEE802.11a協(xié)議環(huán)境下的同步算法和信道估計,用FPGA加以實現(xiàn).首先本文總結(jié)了目前OFDM系統(tǒng)信道估計的算法.在此基礎(chǔ)上詳細(xì)的討論了基于IEEE802.11a協(xié)議的OFDM系統(tǒng)可以采用的信道估計方法:(1)提出了借助訓(xùn)練序列的LS估計法和LS-average估計法,分別在AWGN信道和多徑信道對這兩種方法進(jìn)行了比較,證明無論在哪種信道環(huán)境下后者性能都要好于前者.為了能夠進(jìn)一步提高信道估計器的性能,在LS-average算法的基礎(chǔ)上提出了消噪算法(NRA).(2)提出了借助導(dǎo)頻的DFT插值算法.其次本文總結(jié)了目前OFDM系統(tǒng)同步的算法.OFDM系統(tǒng)同步包括定時同步和載波同步,其中定時同步又分為符號同步和抽樣同步.本文主要是研究定時同步,而載波同步只是簡單的討論,因為在這項目中這是另有負(fù)責(zé)人.本文針對基于IEEE802.11a協(xié)議的OFDM系統(tǒng)把定時同步分為粗定時同步和細(xì)定時同步.然后分別對粗定時同步和細(xì)定時同步進(jìn)行了詳細(xì)的討論.其中對粗定時同步的方法有:利用短訓(xùn)練序列和利用循環(huán)前綴,并對這兩種方法進(jìn)行了比較.對細(xì)定時同步是利用導(dǎo)頻來跟蹤.最后根據(jù)前面兩章提出的算法所分析的結(jié)果,以及突發(fā)OFDM系統(tǒng)的信號和信道特征,選取了其中一種信道估計算法和定時同步算法,結(jié)合合作伙伴所提出的載波同步算法一起用FPGA實現(xiàn)整個基于IEEE802.11a協(xié)議的OFDM系統(tǒng)的內(nèi)接收機(jī),并分別測試了各個模塊的性能以及綜合模塊的性能.
標(biāo)簽: 80211a 80211 IEEE FPGA
上傳時間: 2013-05-26
上傳用戶:zhengzg
加密算法一直在信息安全領(lǐng)域起著無可替代的作用,它直接影響著國家的未來和發(fā)展.隨著密碼分析水平、芯片處理能力和計算技術(shù)的不斷進(jìn)步,原有的數(shù)據(jù)加密標(biāo)準(zhǔn)(DES)算法及其變形的安全強(qiáng)度已經(jīng)難以適應(yīng)新的安全需要,其實現(xiàn)速度、代碼大小和跨平臺性均難以繼續(xù)滿足新的應(yīng)用需求.在未來的20年內(nèi),高級加密標(biāo)準(zhǔn)(AES)將替代DES成為新的數(shù)據(jù)加密標(biāo)準(zhǔn).高級加密標(biāo)準(zhǔn)算法是采用對稱密鑰密碼實現(xiàn)的分組密碼,支持128比特分組長度及128比特、192比特與256比特可變密鑰長度.無論在反饋模式還是在非反饋模式中使用AES算法,其軟件和硬件對計算環(huán)境的適應(yīng)性強(qiáng),性能穩(wěn)定,密鑰建立時間優(yōu)良,密鑰靈活性強(qiáng).存儲需求量低,即使在空間有限的環(huán)境使用也具備良好的性能.在分析高級加密標(biāo)準(zhǔn)算法原理的基礎(chǔ)上,描述了圈變換及密鑰擴(kuò)展的詳細(xì)編制原理,用硬件描述語言(VHDL)描述了該算法的整體結(jié)構(gòu)和算法流程.詳細(xì)論述了分組密碼的兩種運算模式(反饋模式和非反饋模式)下算法多種體系結(jié)構(gòu)的實現(xiàn)原理,重點論述了基本體系結(jié)構(gòu)、循環(huán)展開結(jié)構(gòu)、內(nèi)部流水線結(jié)構(gòu)、外部流水線結(jié)構(gòu)、混合流水線結(jié)構(gòu)及資源共享結(jié)構(gòu)等.最后在XILINX公司XC2S300E芯片的基礎(chǔ)上,采用自頂向下設(shè)計思想,論述了高級加密標(biāo)準(zhǔn)算法的FPGA設(shè)計方法,提出了具體模塊劃分方法并對各個模塊的實現(xiàn)進(jìn)行了詳細(xì)論述.圈變換采用內(nèi)部流水線結(jié)構(gòu),多個圈變換采用資源共享結(jié)構(gòu),密鑰調(diào)度與加密運算并行執(zhí)行.占用芯片面積及引腳資源較少,在芯片選型方面具有很好的適應(yīng)性.
上傳時間: 2013-06-20
上傳用戶:fairy0212
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1