并行總線PATA從設計至今已快20年歷史，如今它的缺陷已經(jīng)嚴重阻礙了系統(tǒng)性能的進一步提高，已被串行ATA(Serial ATA)即SATA總線所取代。SATA作為新一代磁盤接口總線，采用點對點方式進行數(shù)據(jù)傳輸，內(nèi)置數(shù)據(jù)/命令校驗單元，支持熱插拔，具有150MB/s(SATA1.0)或300MB/s(SATA2.0)的傳輸速度。目前SATA已在存儲領域廣泛應用，但國內(nèi)尚無獨立研發(fā)的面向FPGA的SATAIP CORE，在這樣的條件下設計面向FPGA應用的SATA IP CORE具有重要的意義。 本論文對協(xié)議進行了詳細的分析，建立了SATA IP CORE的層次結(jié)構(gòu)，將設備端SATA IP CORE劃分成應用層、傳輸層、鏈路層和物理層；介紹了實現(xiàn)該IPCORE所選擇的開發(fā)工具、開發(fā)語言和所選用的芯片；在此基礎上著重闡述協(xié)議IP CORE的設計，并對各個部分的設計予以分別闡述，并編碼實現(xiàn)；最后進行綜合和測試。 采用FPGA集成硬核RocketIo MGT(RocketIo Multi-Gigabit Transceiver)實現(xiàn)了1.5Gbps的串行傳輸鏈路；設計滿足協(xié)議需求、適合FPGA設計的并行結(jié)構(gòu)，實現(xiàn)了多狀態(tài)機的協(xié)同工作：在高速設計中，使用了流水線方法進行并行設計，以提高速度，考慮到系統(tǒng)不同部分復雜度的不同，設計采用部分流水線結(jié)構(gòu)；采用在線邏輯分析儀Chipscope pro與SATA總線分析儀進行片上調(diào)試與測試，使得調(diào)試工作方便快捷、測試數(shù)據(jù)準確；嚴格按照SATA1.0a協(xié)議實現(xiàn)了SATA設備端IP CORE的設計。 最終測試數(shù)據(jù)表明，本論文設計的基于FPGA的SATA IP CORE滿足協(xié)議需求。設計中的SATA IP CORE具有使用方便、集成度高、成本低等優(yōu)點，在固態(tài)電子硬盤SSD(Solid-State Disk)開發(fā)中應用本設計，將使開發(fā)變得方便快捷，更能夠適應市場需求。
上傳時間： 2013-06-21
上傳用戶：xzt
隨著人們對數(shù)字電視和數(shù)字視頻信息的需求越來越大，數(shù)字電視廣播在中國迅速的發(fā)展起來。近幾年，數(shù)字電視傳輸系統(tǒng)技術逐漸成熟，數(shù)字電視地面廣播（DTTB）傳輸標準也于2006年8月30號正式出臺。此標準技術是由我國多家單位聯(lián)合研究的，具有自主知識產(chǎn)權(quán)的數(shù)字地面電視傳輸標準。DTTB系統(tǒng)標準的研究與仿真，具有巨大的實用價值和廣闊的市場前景。 @@ 本文首先研究了地面數(shù)字電視廣播標準中平方根升余弦（SRRC）濾波器（滾降系數(shù)為0．05）的結(jié)構(gòu)設計，介紹了一種適合在FPGA中實現(xiàn)的高階高速FIR濾波器的并行流水線結(jié)構(gòu)。在本設計中，以CSD數(shù)優(yōu)化濾波器系數(shù)，并運用簡化加法器圖（Reduced Adder Graph，RAG）算法進行改進，最后采用并行處理的轉(zhuǎn)置型流水線結(jié)構(gòu)實現(xiàn)。 @@ 接著研究數(shù)字電視地面?zhèn)鬏敇藴什捎玫膫鬏敿夹g-OFDM的基本概念和技術特點，并研究了清華大學提出的DMB-T方案中TDS-OFDM信號幀的組成結(jié)構(gòu)以及相關原理。 @@ 最后，本文針對OFDM調(diào)制所需要的3780點FFT處理器進行研究。為了保證OFDM信號的采樣率和時域?qū)ьl的采樣率相同，以達到較好的同步性能，采用了3780個正交子載波的設計方案。在實現(xiàn)過程中，分析比較了多種算法的計算復雜性，設計出在硬件實現(xiàn)復雜度上進行優(yōu)化的3780點FFT處理器的數(shù)據(jù)流流水線算法。之后，通過定點仿真比較各模塊輸出的動態(tài)范圍和概率分布，設計出定點字長的優(yōu)化方案，并分析計算了這一處理器的輸出信噪比與內(nèi)部各模塊字長的關系，進一步降低了硬件實現(xiàn)復雜性。 @@關鍵字：數(shù)字電視地面廣播傳輸（DTTB）；平方根升余弦濾波器（SRRC）；正交頻分復用調(diào)制（OFDM）；快速傅立葉變換（FFT）； 3780
上傳時間： 2013-04-24
上傳用戶：mdrd3080
隨著敵對人為干擾的日益增多和電磁環(huán)境的日益惡劣，抗干擾逐漸成為衛(wèi)星導航接收機的必備能力之一。傳統(tǒng)的單天線多延遲系統(tǒng)僅從時域抗干擾，抑制干擾能力有限。利用陣列天線，增加空域自由度，通過空域—時域級聯(lián)或空時聯(lián)合處理能夠顯著增強導航信號接收機的抗干擾性能。多個天線以不同的方式放置，即不同的陣形，會使得導航接收機具有不同的空域抗干擾性能。針對多種陣形對空域抗干擾性能的影響差異，開展了基于L陣、十字陣、均勻圓陣和帶圓心圓陣的自適應抗干擾性能研究，分析了導致差異的原因，通過對比仿真，發(fā)現(xiàn)帶圓心的圓陣具有所選陣形中最優(yōu)的輸出信干噪比，進一步推廣到空時自適應抗干擾，也具有同樣的結(jié)論。結(jié)合工程實現(xiàn)，基于FPGA完成空時抗干擾硬件模塊設計，用Matlab產(chǎn)生的量化數(shù)據(jù)作為激勵，對硬件模塊的輸出結(jié)果進行分析，與非自適應空時波束形成結(jié)果相比，實驗驗證了模塊的有效性；與Matlab仿真處理的結(jié)果相比，驗證了模塊的正確性。多種陣形自適應抗干擾性能差異的研究對于一定孔徑和陣元個數(shù)條件下的陣列布陣具有一定的參考價值，空時抗干擾硬件模塊是抗干擾系統(tǒng)的核心，所做工作對工程實現(xiàn)具有一定的借鑒意義。
標簽： FPGA 時域 導航系統(tǒng)
上傳時間： 2013-05-28
上傳用戶：thinode
對弓網(wǎng)故障的檢測是當今列車檢測的一項重要任務。原始故障視頻圖像具有極大的數(shù)據(jù)量，使實時存儲和傳輸故障視頻圖像極其困難。由于視頻的數(shù)據(jù)量相當大，需要采用先進的視頻編解碼協(xié)議進行處理，進而實現(xiàn)檢測現(xiàn)場的實時監(jiān)控。 @@ H．264/AVC(Advanced Video Coding)作為MPEG-4的第10部分，因其具有超高的壓縮效率、極好的網(wǎng)絡親和性，而被廣泛研究與應用。H．264/AVC采用了先進的算法，主要有整數(shù)變換、1/4像素精度插值、多模式幀間預測、抗塊效應濾波器和熵編碼等。 @@ 本文使用硬件描述語言Verilog，以紅色颶風 II開發(fā)板作為硬件平臺，在開發(fā)工具QUARTUSII 6．0和MODELSIM_SE 6．1B環(huán)境中完成軟核的設計與仿真驗證。以Altera公司的CycloneII FPGA(Field Programmable Gate Array)EP2C35F484C8作為核心芯片，實現(xiàn)視頻圖像采集、存儲、顯示以及實現(xiàn)H．264/AVC部分算法的基本系統(tǒng)。 @@ FPGA以其設計靈活、高速、具有豐富的布線資源等特性，逐漸成為許多系統(tǒng)設計的首選，尤其是與Verilog和VHDL等語言的結(jié)合，大大變革了電子系統(tǒng)的設計方法，加速了系統(tǒng)的設計進程。 @@ 本文首先分析了FPGA的特點、設計流程、verilog語言等，然后對靜態(tài)圖像及視頻圖像的編解碼進行詳細的分析，比如H．264/AVC中的變換、量化、熵編碼等：并以JM10．2為平臺，運用H．264/AVC算法對視頻序列進行大量的實驗，對不同分辨率、量化步長、視頻序列進行編解碼以及對結(jié)果進行分析。接著以紅色颶風II開發(fā)板為平臺，進行視頻圖像的采集存儲、顯示分析，其中詳細分析了SAA7113的配置、CCD信號的A/D轉(zhuǎn)換、I2C總線、視頻的數(shù)字化ITU-R BT．601標準介紹及視頻同步信號的獲取、基于SDRAM的視頻幀存儲、VGA顯示控制設計；最后運用verilog語言實現(xiàn)H．264/AVC部分算法，并進行功能仿真，得到預計的效果。 @@ 本文實現(xiàn)了整個視頻信號的采集存儲、顯示流程，詳細研究了H．264/AVC算法，并運用硬件語言實現(xiàn)了部分算法，對視頻編解碼芯片的設計具有一定的參考價值。 @@關鍵詞：FPGA；H．264/AVC；視頻；verilog；編解碼
上傳時間： 2013-04-24
上傳用戶：啦啦啦啦啦啦啦
Linux系統(tǒng)分析與高級編程技術 一共31章節(jié)
標簽： Linux zip 系統(tǒng)分析 高級編程
上傳時間： 2013-06-04
上傳用戶：caixiaoxu26
基于FPGA芯片的功能仿真平臺構(gòu)建及靜態(tài)時序分析
上傳時間： 2013-06-28
上傳用戶：qilin
基于∑-△噪聲整形技術和過采樣技術的數(shù)模轉(zhuǎn)換器(DAC)可以可靠地把數(shù)字信號轉(zhuǎn)換成為高精度的模擬信號。采用這一結(jié)構(gòu)進行數(shù)模轉(zhuǎn)換具有諸多優(yōu)點,例如極低的失配噪聲和高的可靠性,便于作為IP模塊嵌入到其他芯片系統(tǒng)中等,更重要的是可以得到其他DAC結(jié)構(gòu)所無法達到的精度和動態(tài)范圍。在高精度測量、音頻轉(zhuǎn)換、汽車電子等領域有著廣泛的應用價值。 由于非線性和不穩(wěn)定性的存在,高階∑-△調(diào)制器的設計與實現(xiàn)存在較大的難度。本設計綜合大量文獻中的經(jīng)驗原則和方法,首先闡述了∑-△調(diào)制器的一般原理,并討論了一般結(jié)構(gòu)調(diào)制器的設計過程,然后描述了穩(wěn)定的高階高精度調(diào)制器的設計流程。根據(jù)市場需求,設定了整個設計方案的性能指標,并據(jù)此設計了達到16bit精度和滿量程輸入范圍的三階128倍過采樣調(diào)制器。 本設計采用∑-△結(jié)構(gòu),根據(jù)系統(tǒng)要求設計了量化器位數(shù)、調(diào)制器過采樣比和階數(shù)。在分析高階單環(huán)路調(diào)制器穩(wěn)定性的基礎上,成功設計了六位量化三階單環(huán)路調(diào)制器結(jié)構(gòu)。在16比特的輸入信號下,達到了90dB左右的信噪比。該設計已經(jīng)在Cyclone系列FPGA器件下得到硬件實現(xiàn)和驗證,并實現(xiàn)了實時音頻驗證。測試表明,該DAC模塊輸出信號的信噪比能滿足16比特數(shù)據(jù)轉(zhuǎn)換應用的分辨率要求,并具備良好的兼容性和通用性。 本設計可作為IP核廣泛地在其他系統(tǒng)中進行復用,具有很強的應用性和一定的創(chuàng)新性。
上傳時間： 2013-07-10
上傳用戶：chuandalong
人臉識別技術繼指紋識別、虹膜識別以及聲音識別等生物識別技術之后，以其獨特的方便、經(jīng)濟及準確性而越來越受到世人的矚目。作為人臉識別系統(tǒng)的重要環(huán)節(jié)—人臉檢測，隨著研究的深入和應用的擴大，在視頻會議、圖像檢索、出入口控制以及智能人機交互等領域有著重要的應用前景，發(fā)展速度異常迅猛。 FPGA的制造技術不斷發(fā)展，它的功能、應用和可靠性逐漸增加，在各個行業(yè)也顯現(xiàn)出自身的優(yōu)勢。FPGA允許用戶根據(jù)自己的需要來建立自己的模塊，為用戶的升級和改進留下廣闊的空間。并且速度更高，密度也更大，其設計方法的靈活性降低了整個系統(tǒng)的開發(fā)成本，F(xiàn)PGA 設計成為電子自動化設計行業(yè)不可缺少的方法。 本文從人臉檢測算法入手，總結(jié)基于FPGA上的嵌入式系統(tǒng)設計方法，使用IBM的Coreconnect掛接自定義模塊技術。經(jīng)過訓練分類器、定點化、以及硬件加速等方法后，能夠使人臉檢測系統(tǒng)在基于Xilinx的Virtex II Pro開發(fā)板上平臺上，達到實時的檢測效果。本文工作和成果可以具體描述如下： 1. 算法分析：對于人臉檢測算法，首先確保的是檢測率的準確性程度。本文所采用的是基于Paul Viola和Michael J.Jones提出的一種基于Adaboost算法的人臉檢測方法。算法中較多的是積分圖的特征值計算，這便于進一步的硬件設計。同時對檢測算法進行耗時分析確定運行速度的瓶頸。 2. 軟硬件功能劃分：這一步考慮市場可以提供的資源狀況，又要考慮系統(tǒng)成本、開發(fā)時間等諸多因素。Xilinx公司提供的Virtex II Pro開發(fā)板，在上面有可以供利用的Power PC處理器、可擴展的存儲器、I/O接口、總線及數(shù)據(jù)通道等，通過分析可以對算法進行細致的劃分，實現(xiàn)需要加速的模塊。 3. 定點化：在Adaboost算法中，需要進行大量的浮點計算。這里采用的方法是直接對數(shù)據(jù)位進行操作它提取指數(shù)和尾數(shù)，然后對尾數(shù)執(zhí)行移位操作。 4. 改進檢測用的級聯(lián)分類器的訓練，提出可以迅速提高分類能力、特征數(shù)量大大減小的一種訓練方法。 5. 最后對系統(tǒng)的整體進行了驗證。實驗表明，在視頻輸入輸出接入的同時，人臉檢測能夠達到17fps的檢測速度，并且獲得了很好的檢測率以及較低的誤檢率。
標簽： FPGA 人臉檢測 系統(tǒng)設計
上傳時間： 2013-07-01
上傳用戶：84425894
軟件無線電是近年提出的新的通信體系，由于其具有靈活性和可重配置性并且符合通信的發(fā)展趨勢，已成為通信系統(tǒng)設計的研究熱點。因此對基于軟件無線電的調(diào)制解調(diào)技術進行深入細致的研究非常有意義。 本文首先從闡述軟件無線電的理論基礎入手，對多速率信號處理中的內(nèi)插和抽取、帶通采樣、數(shù)字變頻等技術進行了分析與探討，為設計和實現(xiàn)8PSK調(diào)制解調(diào)器提供了非常重要的理論依據(jù)。然后，研究了8PSK調(diào)制解調(diào)技術，詳細論述了它們的基本概念和原理，提出了系統(tǒng)實現(xiàn)方案，在DSP+FPGA平臺上實現(xiàn)了8PSK信號的正確調(diào)制解調(diào)。文中著重研究了突發(fā)通信的同步和頻偏糾正算法，針對同步算法選取了一種基于能量檢測法的快速位同步算法，采用相關器實現(xiàn)，同時實現(xiàn)位同步和幀同步。并且對于突發(fā)通信的多普勒頻偏糾正，設計了一個基于自動頻率控制(AFC)環(huán)的頻偏檢測器，通過修改數(shù)控振蕩器(NCO)的頻率控制字方法來校正本地載波頻率，整個算法結(jié)構(gòu)簡單，運算量小，頻偏校正速度快，具有較好的實用性。其次，對相干解調(diào)的初始相位進行糾正時，提出了一種簡單易行的CORDIC方法，同時對FPGA編程當中的一些關鍵問題進行了介紹。最后，設計了自適應調(diào)制解調(diào)器，根據(jù)信噪比和誤碼率來自適應的改變調(diào)制方式，以達到最佳的傳輸性能。
標簽： FPGA 8PSK 調(diào)制解調(diào)
上傳時間： 2013-04-24
上傳用戶：mingaili888
《信號完整性分析》經(jīng)典的書籍。值得收藏。外文翻譯版。
上傳時間： 2013-07-10
上傳用戶：fsypc
