特點： 精確度0.1%滿刻度 可作各式數(shù)學(xué)演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT類比輸出功能 輸入與輸出絕緣耐壓2仟伏特/1分鐘(input/output/power) 寬范圍交直流兩用電源設(shè)計 尺寸小,穩(wěn)定性高
標(biāo)簽： 微電腦 數(shù)學(xué)演算 隔離傳送器
上傳時間： 2014-12-23
上傳用戶：ydd3625
§4.1 概述 §4.2 集成運放中的電流源電路 §4.3 集成運放電路簡介 §4.4 集成運放的性能指標(biāo)及低頻等效電路 §4.5 集成運放的種類及選擇 §4.6 集成運放的使用
標(biāo)簽： 集成運算 放大電路
上傳時間： 2013-11-24
上傳用戶：xuanchangri
集成運算放大器是一種高倍率的直流放大器。當(dāng)選取不同的反饋電路時，它就可以對信號進(jìn)行放大以及加，減微分，積分等運算。
標(biāo)簽： 集成運算放大器 可靠性
上傳時間： 2013-10-25
上傳用戶：liangrb
實驗八 集成運算放大器一、實驗?zāi)康?．學(xué)習(xí)集成運算放大器的使用方法。2．掌握集成運算放大器的幾種基本運算方法。二、預(yù)習(xí)內(nèi)容及要求集成運算放大器是具有高開環(huán)放大倍數(shù)的多級直接耦合放大電路。在它外部接上負(fù)反饋支路和一定的外圍元件便可組成不同運算形式的電路。本實驗只對反相比例、同相比例、反相加法和積分運算進(jìn)行應(yīng)用研究。1．圖1是反相比例運算原理圖。反相比例運算輸出電壓 和輸入電壓 的關(guān)系為：
標(biāo)簽： 集成運算放大器
上傳時間： 2013-11-10
上傳用戶：zuozuo1215
上傳一分自己用得順心的AD10集成庫
標(biāo)簽： project Library AD 10
上傳時間： 2013-11-15
上傳用戶：eastgan
ORCAD基本問題的集成束
標(biāo)簽： ORCAD 集成
上傳時間： 2013-11-17
上傳用戶：yulg
各種集成芯片的封裝尺寸，學(xué)習(xí)PCB的必備材料
標(biāo)簽： 集成芯片 封裝尺寸
上傳時間： 2013-11-07
上傳用戶：zczc
集成元件庫的創(chuàng)建
標(biāo)簽： 集成 元件庫
上傳時間： 2013-11-05
上傳用戶：a3318966
altium_designer_集成庫制作
標(biāo)簽： altium_designer 集成庫
上傳時間： 2013-10-14
上傳用戶：kachleen
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時間： 2013-10-22
上傳用戶：pei5
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
