亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

集成電路產(chǎn)業(yè)

  • CCS集成開發環境

    CCS集成開發環境

    標簽： CCS 集成開發環境

    上傳時間： 2013-07-08

    上傳用戶：yuyizhixia

  • 用于FPGA的N+0.5分頻代碼

    用于FPGA的N+0.5分頻代碼，可以用來進行非整數分頻！

    標簽： FPGA 0.5 分頻 代碼

    上傳時間： 2013-08-06

    上傳用戶：weixiao99

  • 基于DSP和FPGA實時視頻采集、處理和顯示平臺

    基于高速數字信號處理器(DSP) 和大規模現場可編程門陣列( FPGA) ,成功地研制了小型\\r\\n化、低功耗的實時視頻采集、處理和顯示平臺. 其中的DSP 負責圖像處理,其外圍的全部數字邏輯功能都集成在一片FPGA 內,包括高速視頻流FIFO、同步時序產生與控制、接口邏輯轉換和對視頻編/ 解碼器進行設置的I2 C 控制核等. 通過增大FIFO 位寬、提高傳輸帶寬,降低了占用EMIF 總線的時間 利用數字延遲鎖相環邏輯,提高了顯示接口時序控制精度. 系統軟件由驅動層、管理層和應用層組成,使得硬件管理與

    標簽： FPGA DSP 實時視頻 采集

    上傳時間： 2013-08-08

    上傳用戶：PresidentHuang

  • proteus寫的實驗程序例子1

    為優秀的單片機仿真軟件proteus寫的實驗程序例子\r\n不但可以仿真mcu,外圍器件也可以仿真\r\n多路開關的實驗\r\n

    標簽： proteus 實驗 程序

    上傳時間： 2013-08-08

    上傳用戶：bpgfl

  • 針對Xilinx公司FPGA的硬件電路原理與具體實現方法

    文章介紹了系統的硬件電路原理與具體實現方法，其中主要包括載波恢\r\n復電路，PN 碼捕獲電路和跟蹤電路，并針對Xilinx 公司FPGA 的特點，對各電\r\n路的實現進行優化設計，在不影響系統穩定性和精度的前提下，減少硬件資源\r\n消耗，提高硬件利用率。設計利用Verilog 硬件描述語言完成，通過后仿真驗證\r\n電路正確性，并給出綜合結果。

    標簽： Xilinx FPGA 硬件 電路原理

    上傳時間： 2013-08-09

    上傳用戶：qiaoyue

  • 對硅微諧振式加速度計的數據采集電路開展研究工作

    項目的研究內容是對硅微諧振式加速度計的數據采集電路開展研究工作。硅微諧振式加速度計敏感結構輸出的是兩路差分的頻率信號，因此硅微諧振式加速度計數據采集電路完成的主要任務是測出兩路頻率信號的差值。測量要求是：實現10ms內對中心諧振頻率為20kHz、標度因數為100Hz/g、量程為±50g、分辨率為1mg的硅微諧振式加速度計輸出的頻率信號的測量，等效測量誤差為±1mg。電路的控制核心為單片機，具有串行接口以便將測量結果傳送給PC機從而分析、保存測量結果。\\r\\n按研究內容設計了軟硬件。軟件采用多周期同步法

    標簽： 硅微 加速度計 數據采集電路 諧振式

    上傳時間： 2013-08-11

    上傳用戶：csgcd001

  • 采用FPGA通過BT_656接口實現傳輸4路視頻流的方法

    采用FPGA通過BT_656接口實現傳輸4路視頻流的方法

    標簽： FPGA 656 BT 接口

    上傳時間： 2013-08-12

    上傳用戶：壞壞的華仔

  • 采用Altera公司的FPGA芯片，在MAX+plus II軟件平臺上實現多路HDLC電路

    采用Altera公司的FPGA芯片，在MAX+plus II軟件平臺上實現多路HDLC電路

    標簽： Altera FPGA HDLC plus

    上傳時間： 2013-08-16

    上傳用戶：ommshaggar

  • 一個關于4路CAN卡的硬件程序,用VHDL編寫

    一個關于4CAN卡的硬件程序,用VHDL編寫.就是4路CAN總線

    標簽： VHDL CAN 硬件 程序

    上傳時間： 2013-08-20

    上傳用戶：jiiszha

  • FPGA實現頻率合成的技術，含軟硬件設計

    盡管頻率合成技術已經經歷了大半個世紀的發展史，但直到今天，人們對\\r\\n它的研究仍然在繼續。現在，我們可以開發出輸出頻率高達IG的DDS系統，\\r\\n武漢理工大學碩士學位論文\\r\\n已能滿足絕大多數頻率源的要求，集成DDS產品的信噪比也可達到75dB以上，\\r\\n已達到鎖相頻率合成的一般水平。電子技術的發展己進入數字時代，模擬信號\\r\\n數字化的方法也是目前一個熱門研究課題，高速AD、DA器件在通信、廣播電\\r\\n視等領域的應用越來越廣泛。本次設計完成了軟件仿真和硬件實現，對設計原

    標簽： FPGA 頻率合成 軟硬件設計

    上傳時間： 2013-08-21

    上傳用戶：asdkin

主站蜘蛛池模板： 通榆县| 涿州市| 陈巴尔虎旗| 土默特右旗| 江北区| 中卫市| 肇庆市| 莫力| 延安市| 潼关县| 胶南市| 博湖县| 巨鹿县| 东丰县| 满洲里市| 南木林县| 平度市| 丰台区| 滦南县| 景宁| 清河县| 灵台县| 宕昌县| 客服| 勃利县| 雅安市| 赤壁市| 安陆市| 桐庐县| 乐昌市| 天全县| 黔西县| 日照市| 县级市| 三亚市| 南投市| 石棉县| 浙江省| 奉新县| 曲沃县| 清原|